⑩ 日本国特許庁(JP)

① 特許出願公表

# 四公表特許公報(A)

 $\Psi 4 - 507320$ 

2

**@公表 平成4年(1992)12月17日** 

®Int. Cl. 5 G 11 C 16/04 識別配号 庁内整理番号 審査請求 未請求 于偏害查請求 有

部門(区分) 6(4)

9191-5L

308 G 11 C 17/00

(全 30 頁)

60発明の名称 多状態EEPROMの読み書き回路および技術

> 创特 頭 平2-506478

顧 平2(1990)4月12日 6822出

**匈翻訳文提出日** 平 3 (1991)10月14日

**❷国際出願 PCT/US90/01984** 

**创国際公開番号 WO90/12400** 

**匈国際公開日 平2(1990)10月18日** 

優先権主張 ❷1989年4月13日❷米国(US)逾337,579

70発 明 者 メーロトラ サンジヤイ アメリカ合衆国 95035 カリフオルニア州 ミルピタス、パーク

シャー ブレイス 735

@発 明 者 ハラリ エリヤホウ アメリカ合衆国 95035 カリフオルニア州 ロス ガトス、オー

ゼレイズ コート 104

勿出 願 人 サンデイスク コーポレイショ アメリカ合衆国 95054 カリフオルニア州 サンタ クララ、ジ

エイ ストリート 3270

弁理士 井ノロ 壽 四代 理 人

AT(広域特許),BE(広域特許),CH(広域特許),DE(広域特許),DK(広域特許),ES(広域特許),FR の指定 国

(広域特許), GB(広域特許), IT(広域特許), JP, LU(広域特許), NL(広域特許), SE(広域特許)

最終頁に続く

## 文 の 節 閉

コントロールゲートを持ち電気的に消去およびプ ログラムすることができるアドレス可能な複数の半導 体アレイで、

メモリとして使用する間に一定のレベルにプログラム される電荷を保持することができるフローティングゲ ートと、および、前記フローティングゲートから電荷 を除去することができる消去電極を持つ、アドレスさ れたセルのプログラム状態がある決められたスレッシ ュホールドよりも大きいか、少ないかを読み出すシス テムにおいて、

りファレンスメモリセルと、

部であって、

スレッシュホールドに対して実質的に等しいか、ま たは比例する電荷を持つ前記りファレンスセルの消去。 または再プログラミングのために前記メモリセルアレ イの消去と再プログラミングのために応答する手段と、

アドレスされたセルの電荷のレベルをリファレンス セルのそれと比較するために前記りファレンスセルド 応答する独み取り手段とを含む読み取りシステム。 2. 請求項1記載のシステムであって、前記読みのシ ステムはメモリをプログラムするためのシステムの一

各々のアドレスされたセルはプログラムの繰り返しシ ーケンスにおいて、希望する状態にプログラムされ、 小さなステップでプログラムされたベリファイを希望 する状態に達するまで続ける読み取りシステム。

3. 請求項1記載のシステムにおいて、前記読み取り システムは消去システムの一部でもあり、各々のアド レスされたセルは繰り返し消去によって消去状態まで 消去され、

ここにおいて、小さいステップでの読み取りとペリファ イが前記消去された状態に到達するまで行われる読み 取りシステム。

請求項1記載のメモリセルアレイ。読み取りシス テムにおいて、前記りファレンスセルに蓄積された電 荷のレベルは電気的に消失、およびプログラムを輸記 メモリの外部から可能である読み取りシステム。

請求項1記載のメモリセルアレイ読み取りシステ ムにおいて、少なくとも1つのマスタリファレンスセ ルを含み、これはメモリの外部から前記スレッシュホ ールドと実質的に等しいか、並列か比例する電荷を持 つメモリの外部から消去。およびプログラム可能であ

ここにおいて前記りファレンスセルの再プログラム 手段は前記マスタリファレンスセルから前記りファレ ンスセルをプログラムする手段を含んでいるシステム。 - 請求項 5 記載のメモリセルアレイの読み取りシス テムであって、ここにおいて前記読み取り手段は前記 リファレンスセルの電荷とアドレスされたセルの電荷 とを直接的に比較する手段を含むシステム。

7. 請求項5記載のメモリセルアレイ読み取りシステ ムであって、前記マスタリファレンスセルの予め定め られたスレッシュホールドを前記りファレンスモルの

それに実質的に適合するように腐節する手段と、

前記マスタリファレンスセルの関節されたスレッシュ ホールドと前記アドレスされたセルとを比較するため の手段とを含む彼み取りシステム。

8. ソースとドレインとコントロールゲートとメモりとして使用される期間。プログラムされた一定の電荷を保持することができるフローティングゲートと、

前記フローティングゲートから電荷を除去することができる消去電極と、少なくとも2つの予め定められたスレッシュホールドレベルによって規定される領域内のアドレスされたセルに書積された電荷を読み取るシステムであって、

前記少なくとも2つのスレッシュホールドレベルと 実質的に等しいか、または比例する電荷で各々プログ ラムされた少なくとも2つのリファレンスメモリファレ とアドレスされたセルの電荷のレベルを前記リファレ ンスセルのそれらと比較するための少なくとも2つの リファレンスセルに応答する手段であり、これにより アドレスされたセルが前記2つの書積された電荷のど ちらに対応するかを決定し、

これによって前記アドレスされた各々から1ピットのデータ以上が書積されている読み取りシステム。
9. 第求項 8 記載のシステムにおいて、読み取りシステムのうとは前記メモリセルをプログラムするシステムの一部であって、前記各々のアドレスされたセルはプログラミングの繰り返しによって希望する状態にプログラムされ、小さなステップでプログラムされた状態の読

的記スレッシュホールドレベルと実質的に等しいか、 またはそれに比例する電荷でプログラムされる少なく とも1つのリファレンスメモリセルと、

前記リファレンスセルの電荷とアドレスされたセルの電荷のレベルを比較するために前記リファレンスセルに応答するレスポンス手段によって、前記アドレスされたセルに書積されている電荷が前記2つの書積された優域のいずれかにあるかを決定し、これによって前記アドレスされた各々から1ビットのデータが書積される読み取りシステム。

14. 請求項13記載のシステムにおいて、

的記読み取りシステムはメモリセルのプログラムシステムの一部であって、各々のアドレスされたセルは希望する状態にプログラムの繰り返しのシーケンスによってプログラムされ、小さなステップで読み出しとプログラムされた状態のベリファイが希望する状態に達するまで行われる読み取りシステム。

15. 請求項13記載のシステムにおいて、前記読み取りシステムは消去システムの一部であって、各々アドレスされたセルは消去の状態まで繰り返しの消去手続きにより行われ、小さなステップで読み取りとペリファイが前記消去の状態に達するまで行われる読み取りシステム。

16. ソースとドレインとフローティングゲート上にプログラムされた電荷のレベルによってコントロールされる前記ソースとドレイン間のコンダクタンスと。コントロールゲートと消去電極を持つアドレス可能な半

み取りとペリファイが希望する状態に達するまで続けられる読み取りシステム。

10. 請求項 8 記載のシステムにおいて、前記読み取りシステムは消去システムの一部分であり、各々のアドレスされたセルは消去の繰り返しによって、消去された状態まで消去され、小さなステップで読み取りと消去された状態のペリファイが消去された状態に連するまで続けられる読み取りシステム。

11. 請求項8記載のメモリセル読み出しシステムにおいて、前記比較手段は前記アドレスされたメモリを前記少なくとも2つのリファレンスメモリの電荷と1つずつ順次比較する手段を含んでいる読み取りシステムにおいて、前記システムは消去とプログラミングを前記かなくとも2つのリファレンスメモリについて独立に前記2つのスレッシュホールドを前記メモリの外から清去とプログラミングをするものである読み取りシステ

13. ソースとドレインとコントロールゲートと、それがメモリとして使用されるときに、ある電石フローではプログラムされて保持することができるフローでをはプログラムさ記フローティングゲートから電荷を設立することができる消去電極を持つ、電気の間に消去とプログラム可能な形式のメモリでアドレスフロルとと対のアレイにおける予められたスレッシュルルといるではより規定される2つの領域内のであって、根側電荷を読み取るシステムであって、

導体で電気的に消去およびプログラム可能なメモリセルの複数個のアレイを持つものにおいて、そこを通過する電流を測定することによってアドレスされた状態を読み出すための読み取りシステムにおいて、

前記アドレスされたセルのフローティングゲート上の電荷のレベルに比例するところの電波レベルを供給するように電流を前記選択されたセルの前記ドレインとソース間に通過させる手段と、

少なくとも2つの予め定められたスレッシュホールドレベルに対応して各々のフローティングゲート上にプログラムされた電荷を持つ。リファレンスセルとして提供される少なくとも2つのメモリセルと、

前紀アドレスされたものおよび、リファレンスセルをアドレスセルに流れる電流と前記リファレンスセルに流れる電流と前記リファレンスセルに流れる電流を比較するために接続する手段であって、なくとも前記スレッシュホールドによって定程される3つのレベルのどこにあるかを決定することにより、少なくとも1と1/2ピットのインフォメーションを前記アドレスされたセルに審視する技み取りシステム。17、請求項16記載のシステムにあって、

的記読みのシステムは、メモリセルをプログラムする システムの一部であり、各々のアドレスされたセルは 希望する状態までプログラムの繰り返しの手続きによ り、小さいステップで読み出しのペリファイが前記望 まれる状態に達するまで行われる読み取りシステム。 18、請求項16記載のシステムであって、前記読みの

# 符表平4-507320 (3)

システムは消去の一部を形成し、 それはアドレスされた セルが消去されるまで繰り返す消去のプロセスによって小さいステップで読み取りと消去された状態のベリファイを前記消去された状態に達するまで行われる 読み取りシステム。

19. 請求項 1 8 に基づくメモリアレイセル読み出しシステムであって、

的記変接手及は前記アドレスセルと前記りファレンスセルに接続された電流ミラー回路を持っている読み取りシステム。

20. 集積回路チップ上に形成されたEEpromメモ リシステムであって、

個別的にアドレス可能なEEpromメモリセルの 複数のグループと、

1またはそれ以上のリファレンスセルとして供給されたEEpromグループであって、各々は前配メモリセルの部分を形成する1またはそれ以上のリファレンスセルと、

前記個々にアドレスできるセルをプログラムするために前記チップの外側からの信号に応答して少なくとも2つの導過状態の1つにするように信号に応答する手段と、

種でのアドレス可能な指定されたグループのリファ レンスセルの種でを同時に消去するために、チップの 外からの信号に応答する手段と、

1またはそれ以上のマスタEEpromリファレンスセルと、

段を含む読み取り システム。

24. 請求項20記載のメモリシステムにおいて、前記 使み取り手段は、前記マスタリファレンスセルを対応 するグループのリファレンスセルに対応して編纂する 手段と、

そのように顕整されたマスタリファレンスセルとアドレスセルを比較する手致とを含む読み取りシステム。 25. 請求項24記載のシステムであって、

前記読み取り手及はメモリセルをプログラムするためのシステムの一部であって、アドレスされたセルの各々は希望する状態に至るまで、プログラムの繰り返し手順により小さいステップでプログラムされた状態の読み取りとベリファイを希望する状態に達するまで続ける読み取りシステム。

26. 請求項2 4 記載のシステムにおいて、

競み取り手段は消去手段の一部であって、各々のアドレスされたセルは消去される状態まで、繰り返し消去の手順による小さいステップで消された状態の読みとベリファイを消去の状態に達するまで続ける読み取り システム。

27. 集積回路チップ上に形成された半導体の電気的に 消去とプログラム可能なメモリ (EEprom) のア レイであって、

的記メモリセルはソースとドレインとコントロールゲートとセルの中のデータの読みプログラムおよび清 去のために特定の電圧を受け入れることができる消去 ゲートと、前記セルの特殊なメモリ状態に対応する特 少なくとも3つの導通状態に対応する各々マスタセルの異なったスレッシュホールドレベルを消去またはプログラミングするために前記チップ外から信号に応答する手段と、

前記マスタリファレンスセルのレベルに前記グループのリファレンスセルをプログラムするためプログラム中のグループのここにアドレス可能なセルに応答する手段と、

前記与えられたグループのリファレンスレベルを使 み出すために前記チップの外側から信号に応答する手 段と、

からなる彼み取りシステム。

21. 請求項20記載のシステムであって、

的記読み取り手段は、メモリセルをプログラムするためのシステムの一部であって、各々のアドレスされたセルはプログラムの繰り返しによって、希望する状態まで小さいステップでプログラムされた状態の読み取りとベリファイを希望する状態に達するまで行う読み取りシステム。

22. 請求項20記載のシステムにおいて、前記読み取り手及は消去システムの一部であって、各々アドレスされたセルは、消去状態に至るまで、振り返しの消去の手続きを小さいステップで消された状態のペリファイを前記消去の状態にするまで行う読み取りシステム。
23. 請求項20記載のメモリシステムにおいて、前記読み取り手及は、アドレスされたセルと与えられたグループのリファレンスセルとを直接比較するための手

定の電荷レベルを保持することができるフローティングゲートとを持ち、特定のメモリ状態は引き続くプログラムまたは消去条件で電荷のレベルの増加または、減少を行うことよって特定のメモリ状態に到達できるようにしたEEpromのデータプログラムシステムにおいて、

複数のアドレスされたセルのプログラミングのためにチャンクのデータを一時的に記憶するための手段と 前記記憶されたチャンクのデータを複数のアドレスさ れたセルの中に並列にプログラムするための手段と、

前記書機されたチャンクデータで、複数のアドレス されたセルの各々の中の前記プログラムされたデータ をペリファイする手段と、

アドレスされた複数のセルの様でがベリファイされるまでに、アドレスされたセルの1またはそれ以上を並列的にプログラムの読み出しを可能にする手段と、を含むEEpromをプログラムシステム。
28. 請求項27記載のEEpromをプログラムするための手及であって、前記システムはEEprom集積回路チップ上に存在するEEpromのデータプログラムシステム。

29. 請求項28記載のEEpromセルをプログラム するためのシステムであって、

予め定められた、1またはそれ以上のスレッシュホールドレベルに規定される領域内のアドレスされたセルの記憶された電荷を読み出すためベリファイ手及を含むEEpromのデータプログラムシステムにおいて、

# 特表平4-507320 (4)

的記しまたはそれ以上のスレッシュホールドレベルに 実質的に等しいか、または比例する電荷によって、個 別的にプログラムされるしまたは 2 以上のリファレン スメモリと、

アドレスされたセルの電荷のレベルを前記りファレンスセルの各々と比較をするための1または2以上のリファレンスセルに応答する応答手段であって、これによって前記アドレスされたセルの記憶の領域が前記複数の記憶領域のどれにあたるかを知るEEpromのデータブログラムシステム。

30. 請求項 2 8 記載の E E p r o m セルをプログラム するためのシステムであって、前記メモリセルの種でのセルはグループ中の種でのセルが一緒に消去されるようにグループ付けされており、ペリファイ手段が決み回路を含む E E p r o m プログラムシステムであって、

1または2以上のEEpromグループのリファレンスセルは前記メモリセルのグループの各々の部分として提供されるものであり、前記個々にアドレス可能なセルを少なくとも2つの導通状態の1つにプログラムするために前記チップの外側からの信号に応答する手段と、 推定されたグループのアドレス可能なリファレンスセルの鍵でを同時に消去するために前記チップの外部からの信号に応答する手段と、

1または2以上のマスタEEpromリファレンスセルと、

前記1または2.以上のマスタリファレンスセル上の

異なったスレッシュホールドレベルであって、それは 少なくとも2つのコンダクション状態の間のブレイク ポイントに相当するものである消去または、プログラ ミングするために前記チップの外部からの信号に応答 する手段と、

グループリファレンスセルを前記マスタリファレンスセルのレベルにプログラムするためにプログラムされたグループの個々にアドレス可能なセルに応答する手段と、

与えられたグループのアドレスされた個々アドレス 可能なセルを前記与えられたグループのリファレンス セルと比較することによって読み出す手段と、

を含むEEpromのデータプログラムシステム。
31. 請求項30記載のメモリシステムにおいて、前記
読み出し手段は、前記グループのリファレンスセルに
応答するマスタリファレンスセルを関節するための手段とアドレスされたセルを前記のように調整されたマスタリファレンスセルと比較するための手段とを含む
EEpromのデータプログラムシステム。

32. 請求項2 8 記載のEEpromセルをプログラム するシステムであって、

的配セルは2ピットの状態を持ち、引き続くプログラムを可能にする手段は、縁てのアドレスされたセルに 並列に縁てのアドレスされたセルがペリファイされる まで印加するEEpromのデータプログラムシステム。

33. 請求項2 8 記載のEEpromセルをプログラム

するためのシステムであって、

チップ上に展にベリファイされている任意のアドレスされたセルのプログラミングを観別的に禁止するための手及を持ち、ベリファイされていないアドレスされた他のセルを並行的にプログラムを可能にするEEpromのデータプログラムシステム。

34、請求項33記載のシステムにおいて、

前記メモリセルは 2 以上の状態をもつEEpromの データプログラムシステム。

35. 請求項 3 3 記載のシステムにおいて、前記メモリ セルは 2 ビットの状態である E E p r o m のデータブ ログラムシステム。

36. 集複回路チップ上のアドレス可能な半導体で電気のに清去およびプログラムできるメンリセルロールが「システィーを表現であったが、サートと読み、プログラム、および処理中のアータの商を受け、および人れることができるのである。 1 つのからない 大子 ののからない または消去電圧の印加によってがいる であり、1 でのできるであり、1 でのできるであり、1 でのできるであり、1 でのでは、1 でのできるであり、1 でのできるであり、1 でのでは、1 でのであるによって、1 であって、1 であって、1 であって、1 であって、1 できるに 2 であって、1 できるに 2 できるに 3 できるに 3 できるに 3 できるに 3 できるに 3 できるに 4 できるに 4 できるに 4 できるに 5 できる 5 できる

複数のアドレスされたセルを並列に清去するための 手段と、

復数のアクセスされたセルの各々のメモリ状態をベ

リファイするための手段と、

アドレスされたセルの 1. またはそれ以上のセルが、 商去された状態になるまで、並列に消去を可能ならし める手致と、

からなる E E p r o m メモリセルを消去するためのシステム。

37. 請求項3 6 記載の E E p r o m セルの消去システムであって、前記システムは E E p r o m 美 役 回路チップ上に存在する E E p r o m メモリセルを消去するためのシステム。

38. 請求項36記載のEEpromセル消去システムであって、前記システムはEEprom集積回路チップの外に存在するEEpromメモリセルを消去するためのシステム。.

39. 請求項 3 8 記載のEEpromセルを消去するためのシステムであり、前記ペリファイ手段は予め定め、られた 1 またはそれ以上のスレッシュホールドレベルに規定される 領域内にアドレスされたセルの書類電荷を読み出すための手段を含むものであって、以下の構成を含むEEpromメモリセルを消去するためのシステム、

1またはそれ以上のメモリセルであって、それら各々独立に電荷によってプログラムされるものであり、その電荷は実質的に前記1または2以上のスレッシュホールドレベルと等しいか、または比例するものである1または2以上のリファレンスセルを含むEEpromメモリセルを摘去するためのシステム。

40. 請求項3 8 記載のシステムで、的記メモリセルは グループ中のセルが一緒に消去されるようにグループ 分けされており、前記ペリファイ手段は使み取り回路 を含むEEpromメモリセルを消去するためのシステムであって、

前記グループのメモリセルの一部として設けられている1または2以上のEEpromのグループのリファレンスセルと、

前記録々にアドレス可能なセルを2つの導通状態のうちの少なくとも1つにプログラムするために前記チップの外側からの信号に応答する手段と、

増定されたグループ中の縁てのアドレス可能である セル、およびリファレンスセルを同時に消去するため にチップの外部からの信号を応答する手及と、

i または2以上のマスタEEpromリファレンスセルと、

少なくとも的近した2つの導通状態の間のプレイクポイントに対応するところの異なったスレッシュホールドレベルが前記1または2以上のマスタリファレンスセルを消去およびプログラムするために前記チップの外側からの信号に応答するための手段と、

前記マスタリファレンスセルのレベルにグループの リファレンスセルをプログラムするためにプログラム されている1つのグループの個々的にアドレス可能な セルに応答する手段と、

前記与えられたグループのリファレンスセルと比較 することによって、アドレスされた個々的なアドレス

46. 請求項 3 6 記載のEEpromを消去するためのシステムにおいて、前記セルを消去された状況から、消去の状況に近いメモリ状態にプログラムするための手段を持ち、

これによって、消去された各々のセルのスレッシュホールドレベルの均一性を確保し、そして各々のセルが同じような量のプログラム/消去のストレスに唱されるようにするEEpromメモリセルを消去するためのシステム。

47. アドレス可能な半導体で電気的に消去および書き 込み可能なメモリセルが集積回路チップ上に形成され ているアレイを含むEEpromシステムにおいて、 複数個のアドレスされたメモリをプログラムする点に 改良点を持つEEpromのシステムであって、

メモリセルの操作をコントロールするためのコントローラと、

前記コントローラから直列的に転送されたチャンク のデータをチップ上に仮に書稿するための手段と、

前記書積されたデータのチャンクをアドレスされた 複数のセルに並列にプログラムするための手及と、

チップ上で、アドレスされた複数のセルの各々のプログラムされた複額されたデータのチャンクでベリファイするための手段と、

雑でのアドレスされたデータがペリファイされるまで、1または2以上のアドレスされたセルを並列にさらにプログラムを可能にする手段と、

前記チップからコントローラにアドレスされた種で

可能なセルを読み出すための手段と、

から成るE E p r o mメモリセルを消去するための システム。

41. 請求項40記載のシステムにおいて前記読み取り 手段は前記グループのリファレンスセルに対応するマ スタリファレンスセルを調整するための手段と、

前記のように顕璧されたマスタリファレンスセルと、 アドレスされたセルとを比較する手段とからなるEE promメモリセルを消去するためのシステム。

42. 請求項3 8記載のEEpromセルを満去するためのシステムであって、前記セルは1ビットの状態であり、満去するための手段はアドレスされたセルが満去がベリファイされるまでアドレスされたセルに並列に満去電圧を印加するものであるEEpromメモリセルを演去するためのシステム。

43. 請求項38記載のEEpromセルをプログラムするためのシステムであって、チップ上に個別的に既にアドレスされべりファイされた消去を禁止するとともに他のアドレスされてペリファイされたものの消去を可能にする手段を持つEEpromメモリセルを消去するためのシステム。

44. 請求項43記載のシステムにおいて、前記メモリセルは2以上の状態を持つEEpromメモリセルを 清去するためのシステム。

45. 請求項43記載のシステムにおいて、前記メモリ セルに1ピットの状態を持つEEpromメモリセル を消去するためのシステム。

のセルがペリファイされたことを示すために信号を出力するための手段とを含むEEpromシステム。 48. 請求項47記載のシステムにおいて、前配セルはバイナリの状態であって、さらにプログラムを可能にするための手段は継でのアドレスされたセルに強列に継てのアドレスされたセルがペリファイされるまで、供給するEEpromシステム。

49. 請求項 4 7 記載のシステムにおいて、前記メモリセルは 2 以上の状態を持っており、これによって各メモリセルに 1 ピット以上を記憶できるEEpromシステム。

50. 請求項47記載のEEpromシステムであって、さらに既にベリファイされた任意のアドレスのプログラムを個々に禁止するためのチップ上の手段を持ち、一方、未だにベリファイされていない他のアドレスについてはプログラムを可能にするEEpromシステム。

51. アドレス可能な半導体を電気的に消去およびプログラムすることができるメモリセルで集積回路チップ上に形成されているアレイを含むEEpromシステムであって、複数のアドレスされたメモリを消去することを特徴とするEEpromシステムであって、

前記メモリシステムの操作を制御するためのコントローラと、

アドレスされた複数のセルを並列に消去するための 手段と、

前記各々のアドレスされた複数のセルをベリファイ

するためのチップ上のベリファイ手段と、

1または2以上のアドレスされたセルを前紀アドレスされた複数のセルがすべて消去されたことがベリファイされるまでさらに並列の消去を可能にする手段を備えるEEpromシステム。

52. 集積された回路上のEEpromの消去されたセルをプログラムするための改良された方法であって、

アドレスされた複数のメモリをプログラムするためにチャンクのデータをチップ上に一時的に書稿するステップと、

アドレスされたメモリセルの複数の内容を並列に読み出すステップと、対応する蓄積されたデータのチャンクと読み出された内容を並列に比較することによってチップ上のペリファイを行うステップと、

アドレスされたセルであって、ペリファイされないものにプログラム電圧のパルスを並列に選択的に印加するステップと、複数のアドレスされたセルの雑でがペリファイされるまで、ペリファイと選択的プログラミングステップを繰り返すステップと、を含む方法。

53. 美観回路チップ上のEEpromアレイの中で消去されたメモリセルをプログラミングするための改良された方法であって、

複数のアドレスされたメモリセルをプログラムするためにデータのチャンクをチップ上に一時的に記憶するステップと、稀てのアドレスされたセルにプログラム電圧のパルスを並列に印加するステップと、

された内容を並列に比較することによってチップ上で ペリファイするステップと、

アドレスされたセルでベリファイされていないものにのみプログラム電圧のパルスを並列的に選択的に供給するステップと、

複数のアドレスされたセルの鍵でがベリファイされるま。でベリファイと選択プログラミングステップを繰り返すステップと、鍵での複数のアドレスされたセルがベリファイされたことを示す信号をチップから出力するステップと、

からなる方法。

55. 請求項27記載のシステムであって、コントロールゲートに供給される電圧は可変であって、他の電圧と独立したものであるEEpromシステム。

56. 請求項 5 5 記載のシステムにおいて、プログラムデータのペリフィケイションの期間に前記コントロールゲートに供給される電圧は、通常の読み出しに供給されるものよりも十分に大きいので、プログラムされたせいはプログラムされた状態とわずかな幅しかもたない状態ではない E E p r o m システム。

57. 請求項36記載のシステムにおいて、前記コントロールゲートに供給される電圧は可変であり、他の電圧と独立であるEEpromメモリセルを消去するためのシステム。

58. 請求項 5 7 記載のシステムにおいて、前記コントロールゲートに消去されたセルのペリファケイションの期間に供給される電圧は、通常の読み出しのときに

複数のアドレスされたメモリの内容を並列的に跳むステップと、複数のアドレスされたメモリの内容を並列的に跳むステップと、複数のアドレスされたメモリの内容を跳むステップと、読み出された内容を対応する書積されたチャンクデータと並列に比較することによって、チップ上でベリファイするステップと、

アドレスされたデータでベリファイされていないものにだけ、プログラムされた電圧のパルスを並列に印加するステップと継でのアドレスされた複数のセルが複数のアドレスされた機でのセルがベリファイされるまで、ペリファイと選択プログラムを繰り返すステップと、

を含む方法。

54. アドレス可能な半導体で電気的に消去とプログラムが可能なメモリセルが集積回路チップ上に設けられているアレイを含むEEpromシステムで、消去されたメモリセルのプログラムのための改良された方法であって、

複数のアドレスされたメモリをプログラムするため にコントローラからチップにデータチャンクを直列的 に電送するステップと、

前記データのチャンクをチップ上に記憶するステップと、雑でのアドレスされたセルにプログラム電圧のパルスを並列に印加するステップと、

アドレスされた複数のメモリセルの内容を並列に読み出すステップと、

対応して記憶されているチャンクのデータと読み出

供給されるものよりも十分に小さいものであって、消去されたセルは消去された状態において消去された状態とわずかな幅しかもたない状態ではないEEpromメモリセルを消去するためのシステム。

59. 予め定められた複数の電流レベルに関連する電流 をテストのために検知する検知回路であって、

1またはそれ以上の再生された電流を再現するための1対多の電流ミラーで、前記電流ミラーはテスト電流を選ぶための第1の脚と、複数の技を持つ第2の脚を持ち、各々の脚はリファレンス電流レベルに関連づけられている電流ミラー手及と、

ここに再生された電流を再現するために前記再生された電流は実質的に第1の脚のテスト電流と同じものである各々の技の第1の電流派と、

60. 請求項5 9 記載の回路において、前記テスト電流は前記メモリの導通電流に供給され、前記導通電流はそのメモリ状態を示すものである検知回路。

からなる検知回路。

61. 請求項 6 0 記載の回路において、前記メモリセルはEEpromか、またはフラッシュEEpromである特別回路。

62. 請求項 5 9 記載の回路において、前記各枝に設けられている第 2 の電流源は、プログラム可能なリファレンス電流源である検知回路。

63. 請求項 6 2 記載の回路において、前記テスト電流はメモリセルの導通電流によって提供され、前記導通電流はそのメモリ状態を指し示すものである検知回路。 64. 請求項 6 2 記載の回路において、前記メモリセルはEEpromまたはフラッシュEEpromである検知回路。

65. 請求項62記載の回路において、

前記プログラム可能なリファレンス電液源はメモリ セルの導電電流により供給され、

前記導電電液は、メモリの状態によって規定される導電電液である検知回路。

66、請求項65記載の回路において、

前記メモリセルはEEpromまたはフラッシュEEpromである検知回路。

67. 請求項62記載の回路で、

前記プログラム可能なリファレンス電流派は基のプログラム可能なリファレンス電流源を回路により復写されたものであって、

第1、第2の1対1の電流ミラー手段でり、各々が 2つの脚に対してそれぞれ1つのブランチを持ち、前 記第1と第2の1対1の電流量はこれらの2つの脚の

72. 請求項 6 7 記載の回路において、前記他の電流ミラー手段と、前記第1の1対1の電流ミラー手段は、同一の極性のトランジスタを含み、前記第2の1対1の電流ミラー手段は他の極性のトランジスタを含む検知回路。

73、請求項 5 9 記載の回路において、前記第 2 の電流 課は予め定められたリファレンス電流を各々の枝に提供するものであって、

ソースとドレインとゲートを持つ予め定められたサイズの l 本のトランジスタと、

前記予め定められたサイズのトランジスタのソースとドレインを介して、予め定められたリファレンス電流の1つを作り出すために予め定められたリファレンス電圧をゲートに印加する手段と、

前記予め定められたリファレンス電流は枝に亘って一定であり、前記予め決められたサイズの差は前記枝間において、予め定められた複数のリファレンス電流を作り出すようになっている検知回路。

74、請求項73記載の回路において、

前記テスト電流はそのメモリの状態により規定される事電電流により供給されるものである検知回路。 75、請求項7 3 記載の回路において、

前記メモリセルはEEPromまたはフラッシュEEPromである検知回路。

76. 請求項73記載の回路において、

的記プログラム可能なりファレンス電流源はそのメ モリの状態によって規定される導電電流により供給さ 1 つに相互に接続されており、約記第2 の電視線は約記第2 の 1 対 1 の電流ミラー手段の他の脚に接続されることによって提供されるものである第1、第2 の 1 対 1 の電流ミラー手段と、

リファレンス電流を提供するための的記当初のプログラム可能なリファレンス電流源は前記第1の1対1の電流であって、実質的に同じリファレンス電流を相互接続された問にミラーのように導き、その代わりにミラーのように導き、その代わりに言うのの関に第2の1対1の電流源の脚にはくと同様にも、これによって、約記第2の電流源では実質的に当初のプログラム可能なリファレンス電流源ソースと実質の時に同じ電流源となるリファレンス電流源である検知回路。

68. 請求項67記載の回路において、

前記テスト電流はそのメモリの状態により規定される事電電流により供給されるものである検知回路。 69、請求項 6 8 記載の回路において、

前記メモリセルはEEpromまたはフラッシュEEpromである検知回路。

70. 請求項 6 7 記載の回路において、

前記プログラム可能なりファレンス電流源はそのメモリの状態によって規定される導電電流により供給されるものである検知回路。

71、請求項70記載の回路において、

前記メモリセルはEEpromまたはフラッシュEEpromである検知回路。

れるものである検知回路。

77、請求項76記載の回路において、

前記メモリセルはEEpromまたはフラッシュE Epromである検知回路。

78. 複数の予め定められたりファレンス電流レベルに関連して、テスト電流を検出するための回路であり、前記複数のリファレンス電流レベルは倍率によって低いりファレンス電流から設階的に得られるものにおいて、

1 つのテスト電流を1またはそれ以上の再生された電流に複製するための1 対他の電流ミラー手及であっり、前記電流ミラーは前記テスト電流を保持する第1の脚を持ち、第1 の脚と複数の枝を持つ第2 の脚を持っており、各枝はリファレンス電流レベルと倍率に関連付けられている1 対他の電流ミラー手致と、

再現された電流を再生するための各枝の第1の電流 源であって、前記再生された電流は前記第1の脚のテ スト電流から倍率によってもたらされるものであること、

最も高いりファレンス電圧を前記複数のリファレンス 電流のレベルから提供するための各枝の第 2 の電流源 と、

前記第1と第2の電波源の接続点において比較的に高いか、または低い電圧を各枝において、同時に検出するための手段であって、前記比較的に高いかまたは低い電圧は前記第1の電波線によって提供されたテスト電流から期せずして再生された電流が前記第2の電流線によって提供される最大のリファレンス電流に対

符表平4-507320 (8)

して大きいか、小さいかによって決まる テスト電流を検知する検知回路。

79、請求項78記載の回路において、

的記テスト電流はそのメモリの状態により規定される導電電流により供給されるものである検知回路。 80. 請求項79記載の回路において、

前記メモリセルはEEpromまたはフラッシュE Epromである検知回路。

81、請求項78記載の回路において、

前記プログラム可能なリファレンス電流源はそのメモリの状態によって規定される導電電流により供給されるものである検知回路。

82. 請求項81記載の回路において、

前記メモリセルはEEpromまたはフラッシュEEpromである検知回路。

83. 複数の予め定められたリファレンス電流に関連してテスト電流を検出するための回路であり、各々の複数のリファレンス電流のレベルは、それに与えられたリファレンス電流レベルから倍率によってスケルされたものであるテスト電流を検出するための回路であって、

与えられたリファレンス電流を1または2以上の再生電流に再現するための1対他数の電流ミラーであり。前記電流ミラーは前記与えられたリファレンス電流を遅ぶ第1の脚と複数の枝を持つ第2の脚を持っており、各枝はリファレンス電流レベルに倍率をかけたものに関連させられている1対他数の電流ミラー手段と、

はEEpromまたはフラッシュEEpromである 検知回路。 各々の枝において、そこに再生された電流を再生するための第1の電流源であり、再生された電流は与えられたリファレンス電流レベル、前記第1の脚の中のリファレンスレベルから関連する倍率係数によってスケーリングされたものである第1の電流線と、

前記テスト電流を供給するための各枝の第 2 の電流 課と、

的記憶1と第2電流源の接続点において、比較的的 はないで、同時になるなのを はないであり、前記比較的高いかまたは、低いであり、前記比較的高いかまたは会 であり、前記比較的高いかまたは会 であり、前記第1の電流がよってケーリンスで ではいいではないが、 ではないが、 ではないがが、 ではないが、

84. 請求項 8 3 記載の回路において、前記テスト電液はそのメモリの状態により規定される導電電流により供給されるものである検知回路。

85. 請求項 8 4 記載の回路において、前記メモリセルはEEpromまたはフラッシュEEpromである 検知回路。

86. 請求項83記載の回路において、前記プログラム 可能なリファレンス電流器はそのメモリの状態によっ て規定される導電電流により供給されるものである検 知回路。

87、請求項86記載の回路において、前記メモリセル

切 和 會

多状態EEPROMの読み書き回路および技術

# [発明の背景]

この出版は1989年8月13日に出版された米国出版書号版337.579号の継続出版である。

この発明は一般的には半導体の電気的に消去およびプログラムできるリードオンリメモリ(EEprom)に関連し、さらに詳しくいえば、それらの状態を読み出し、またはプログラムするための回路技術に関する。

EEpromと電気的にプログラムできる読み出し メモリ(EEprom)は典型的には不輝発性記憶データの貯蔵、またはプログラムのためのデジタル回路 に使用されている。それらは消去されるものであり、 それらのメモリセルの中に書き込みまたは"プログラム"できるものである。

電界効果トランジスタの形において、1つのEpr omは、フローティング(接続されていない) 導伝ゲ ートをソースとドレイン間の半導体基板の中のチャン ネル優域の上に、絶縁された形利用している。

前記トランジスタのスレッシュホールド電圧特性はフ

ローティングゲート上に止められている電荷の量にしたがって制御される。すなわち、トランジスタがターン "オン" してそのソースとドレイン領域間に導通を許容する前に前記コントロールゲートに与えられなければならない最小の電圧(スレッシュホールド)はフローティングゲート上の電荷のレベルによって制御される。

的記フローティングゲートはある範囲の電荷を保持することができ、それによって1つのEpromメモリセルは任意のスレッシュホールドウィンド内においてプログラムされる。

その装置のスレッシュホールドウインドの大きさは、 その装置の最小および最大スレッシュホールドレベル によって決められる。

スレッシュホールドウィンドの大きさは装置の特性、 動作条件と履歴に依存させられる。ウィンド内の各々 の明確なスレッシュホールドレベルは、原則的には、 そのセルの有限な記憶状態を規定するために用いられ ている。

Epromメモリにとって、メモリセルとして働くトランジスタは、チャンネル領域の基板から電子を稼いゲートの誘電体を介してフローティングゲートに加速することによって、2つの状態のうちの1つにプログラムされる。このメモリ状態は乗外線の限制によっ

てフローティングゲート上の電荷を験去することによって消去される。

電気的に消去可能で、かつ、プログラムできるりードオンリーメモリ(EEprom)は同様な構造印をっているが、適当な電圧をフローティング上に印面加まることによって、電荷を除去する機構を付加的に備えるものである。そのようなEEpromセルはりの中のかなりの生かのロールが同時に消去され、すなわち、プラッシュではれる。一度消去されることができる。

EpromやEEpromセルの二次元のアレイの中の特定の1つのセルがアドレスされるべきセルが含まれているコラムラインのソースとドレインにソースードレイン電圧の印加およびアドレスされるべきセルを含むロー中のコントロールゲート電圧を印加することによって読み出しのためにアドレスされる。

アドレスされたメモリセルトランジスタの状態は、動作電圧をそのソースとドレインとそのコントロールゲートに印加し、それからソースとドレイン間を流れる電流のレベルが検出することにより読み出される。前記電波のレベルは、前記トランジスタのスレッシュホールドレベルに対応するものであり、そのフローチ

ィングゲート上の電荷の量によって決定される。

かくして、多一状態EEpromメモリセルのために各セルは2,またはそれ以上のデータピットを書数する。任意のEEpromアレイが書積できる情報は、各セルが書積できる状態の数倍によって増大させられる。

したがって、本発明の主たる目的はセルが1ピット以上のデータを書積することができるEEpromメモリシステムを提供することである。

本発明のさらに他の目的はEprom, またはEE promの集積メモリチップの一部としての改良された読み出し回路を提供することである。

本発明のさらに他の目的はより簡単であって、製造が容易であり、特度と信頼性が、延長された使用期間中において保たれる読み出し回路を提供することである。

本発明のさらに他の目的はEpromまたはEEpromの集積回路チップ上の部分として改良されたプログラム回路を提供することである。

本発明の目的の1つは簡単であり、製造が容易であり、特度と信頼性が延長された使用期間において、保たれるプログラム回路を提供することである。

本発明の他の目的は自動的に温度、電圧、工程における変動、および電荷の保有による影響を自動的に補償することができるメモリ読み出し、およびプログラム技術を提供することである。

本発明のさらに他の1つの目的は、コンピュータシステムで用いられる磁気ディスク記憶装置を置き換えることができるフラッシュEEprom半導体チップを提供することである。

さらに本発明の目的は、メモリが耐久することができるプログラム読み出しサイクルの数によって規定される寿命の増加を図ることができるフラッシュEEp

rom構造を提供することである。

#### 〔発明の要約〕

これらおよびその他の目的は、多及のスレッシュホールドレベルを持ち、正確な変みと書き出しと、 2 以上の異なる状況を各メモリセルの中に長い使用期間において保つことができ、各セルの中に1 ピット以上の記憶ができる改良されたEEpromTレイにおける弦み書き回路と技術によって達成されるであろう。

本発明の1つの特徴によれば、多段のスレッシュホールドプレイクポイントレベルがマスターリファレンスセル (またはマスタリファレンスセル) として使用される一連のメモリセルによって提供される。

前記マスターリファレンスセルは、独立に、かつかのである。 ない はまだ もっち をもっち いいても もっち いいても をでったい である いっと をでったい で 内に いっと で のっと いっと で のっと と で で のっと と で で のっと と 変 形 で と いっと と 変 形 を 特 密に 追 数 する に じょう な 変 形 を 精 密 に 追 数 する の で と が 可 他 で ある。

各々のブレイクポイントスレッシュホールドレベルの

プログラム可能性が独立であることがスレッシュホールドウィンドの分離の数細な国要を最適化することでかあり、これは多状態の装置においては自由などである。 さらにそれは 2 状態、または多状態のメモリをもじ装置から後に製造することを許容するのであり、 その時点に対してのときのユーザーの要求とか、 その時点における装置の特性に従属して決められるものである。

本発明のさらに他の特徴によれば、各セクタ(セクタとはフラッシュEEpromにおいて一時に消去できるメモリセルのグループを言う)の中の一連のメモリセルはローカルリファレンスセルとしてどけておくことができる。

リファレンスセルの各セットはフラッシュセルを同じ セクタの中で非常に密接に関連して両者が同じ回数だ けプログラムまたは、 補去サイクルを成す過程におい て追跡される。かくしてメモリセクタの中のメモリセ ルが非常に多数回の補去またはプログラムサイクル 後に現れるエイジングが同じローカルリファレンスセ ルに反映される。

フラッシュセルのセクタが消去されて再プログラムされる皮ごとに一連の個々のプレイクポイントスレッシュホールドレベルは、関連するローカルリファレンスセルに関連して再プログラムされる。ローカルリファレンスセルから読み出されたスレッシュホールドレベ

ルは自動的に同じセクタのセルのメモリの条件を自動的に関策する。スレッシュホールドウィンドの分離はかくして最適に維持される。この技術は単に1つリファレンスセルを持つメモリのためにも有益であり、それは2つの状態(1ピット)のメモリを読み出すのに用いられる。

本発明の他の特徴によれば、各サイクルでローカルリファレンスセルに書え換えられるスレッシュホールドレベルはメモリセルのサイクルの中に用いられないで、外部からプログラム(または再プログラム)された電荷を保持しているセルによって一連のマスタセルによって得られる。全体のメモリ集積回路のために単に1組のマスタメモリセルが必要である。

1 つの実施例において、読みの動作は直接的にマスタセルレベルから予めコピーされたローカルリファレンスセルのスレッシュホールドレベルを直接的に用いる。

他の実施例においては、読み取りがマスタリファレンスセルに関連してなされる場合であっても、読み取り 動作はローカルリファレンスセルのスレッシュホール ドレベルを間接的に用いる。

それは最初にマスタリファレンスセルに対して、ローカルリファレンスセルを読むことによってなされる。 読み出された差はマスタリファレンスセルに対するメ モリセルの引き続く通常の説み出しをオフセットするために用いられ、これによって、パイヤスされた読み出しがローカルリファレンスセルに対して有効に行われる。

本発明のさらに他の特徴によれば、メモリセルの読み出し動作はメモリ状態がどこにあるかをそこを流れる電流とリファレンス多段のスレッシュホールドブレイクポイントレベルとのリファレンス電流を比較することによって決定される。

1つの実施例においては、セルを流れる電流は1つずつ前記りファレンスセルのレベルと前記りファレンスセルのレベルとか記りファレンスセルのレベルとスレッシュホールド電流を比較することによって比較される。

さらに他の実施例によれば、セルを流れる電流は一連のリファレンスセルの電流と同時に比較されて説まれる。 特殊な電流ミラー形式が読み出されるべき電流をその信号を損なうことなく、多数の枝に各スレッシュホールド電流を比較するために分けられる。

本発明の他の特徴によれば、プログラムとベリファイ操作はチャンク(すなわちセペラル パイト)のアドレスされたセルに一度になされる。さらにベリファイ操作はEEpromチップの回路によって実行される。これは各々のプログラミングステップにおいて、ペリファイのために直列にチップからデータを取り出

す遅れを避けることができる。

本発明の他の特徴によれば、プログラムされた状態は、"消去された"状態からプログラムとベリファイ(検証)のステップを繰り返すことによって得られ、1つの回路はプログラムされた状態を各々のプログラムされたステップの後で意図された状態を以て検証され、そして選択的に正しくプログラムされた後、検証されたチャンクの中の任意のセルのそれ以上のプログラミングを選択的に禁止する。

これは多段の構成において、データのチャンクの効果 的な並列プログラミングを可能にする。

本発明の他の特徴によれば、グループのセルが"消去された"状態に消去された後に、前記セルを"消去

てされた。状態に関接する状態に再プログラミングされる。これによって各々の消去されたセルは、よりよく定義された状態からスタートすることが許容され、これによって各セルは同様のプログラム/消去のストレスを受けることができるようになる。

本発明のさらに他の特徴によれば、EEprometルのコントロールゲートに印加される電圧は広い範囲内において可変であり、かつ、沈み取り回路に供給される電圧に対して独立である。これにより、正確なプログラム/消去マージングが許容されると同時に、テトスと絵脈のために同様に利用できる。

ここにおける主題はEEpromの読み取り技術について記述される同時出職難続中の米国特許版204.175号、1988年6月8日に出職されたエリヤホケーハラリ博士によって開発されたものに引き続くさらに改良されたものであって、特にそれは第11回に示されている記述に関連するものである。出職番号版204.175号はここにおいて、明確にリファレンスされるべきであり、その陽示は第11回乃至第13回および第15回に最も関連するものである。

他の目的および本発明の特徴および利点は、次の好 液な実施例の記述により理解されるであろう。 その記 述は新付図面に関連してなされる。

(図面の簡単な説明)

第1図は、本発明による種々の特徴を実現するため に用いられるEEpromの集積回路構造を示す断面 図である:

第2図は、第1図の線2-2に沿って切断して示した図である;

第3図は、第1図と第2図に示されている形のEE promの1つのセルの等価回路図である:

第4図は、EEpromセルのアドレス可能なアレイを示している:

第5回は、本発明による種々の特徴が組み込まれる EEpromのブロックダイヤグラムである:

第 6 図は、 1 ビットのデータを書積することができる E E p r o m t 'ルのスレッシュホールドウィンドの区分けを図解した図である;

第7A図は、2ピットのデータを書機できるEEp romセルのスレッシュホールドウィンドの分離を図 解したものである;

第7B図は、第7A図のEEpromセルのスレッシュホールドウィンドにおけるソースドレイン電流の分離を図示したものである:

第8A図と第8B図は典型的なEEpromを使用 した後の特性の変化を図示した曲線群である;

第9A図は、本発明によるマスタリファレンスセルとアドレスメモリセルのための読み、およびプログラ

ム回路を示す図である;

第9B図は、本発明によるリファレンスセルを持つ 多状態を読み出し回路を示している;

第9 C 図(1) 乃至第9 C 図(8) は、第9 B 図 の回路のための多状態読みのためのタイミングを示している;

第9 D図は、多状態読み取り回路の実施例を示すものであって、1 つのアドレスセルのメモリ状態は一連のリファレンス電流レベルに関連して同時に検出される:

第9 E 図は、第9 D 図に示されている I R E P 回路の実施例をE E p r o m セルがリファレンス (リファレンス) 電流によってプログラムされる場合について図示してある;

第9F図は、第9D図の実施例の好適な実施例を示すものであって、そこにおいて各々のIREP回路は EEpromセルの中でプログラムされたリファレンス電流を再生する電流源によって供給される;

第9 G 図は、第9 D 図に示されている I R E F 回路 の他の実施例を示すものであって、そこにおいてリファレンス電流は予め決められたサイズのトランジスタ の導通によって各技に供給されるものである;

第9日図は、多状態読み出し回路の他の具体例を示すものであって、そこにおいて1つのアドレスセルのメモリ状態は一連のリファレンス電流のレベルに原連

して瞬時に検出される:

第9 I 図は、多状態読み出し回路のさらに他の具体 例を示すものであって、ここにおいてアドレスセルの 記憶状態は一速のリファレンス電流のレベルに関連し て瞬時に検出される;

第10回は、本発明による特殊なメモリ構造を図解 している;

第11回は、本発明による一連のローカルリファレンスセルのプログラミングのためのアルゴリズムを示している;

第12A図は、ローカルリファレンスセルを直接に 用いた読み出し回路である;

第12B図は、第12A図の具体例の読みアルゴリズムを示している:

第13A図は、ローカルリファレンスセルを間接的 に用いた読み出し回路の代替的な実施例を示している ;

第13B図は、他の実施例におけるマスタリファレンスセルのパイヤス読み出しのためのプログラム回路 を示している:

第13C図は、第13B図のプログラムバイアス回 路のための詳細な回路図である:

第13D図は、第13A図の具体例の読みアルゴリズムを示している:

第14図は、セルの1つのチャンクを並列読みプログラムデータの経路を示している:

第15回は、本発明によるチップ上のプログラム/ベリファイアルゴリズムを示している:

第16図は、本発明による比較回路のための回路図 を示している:

第17回は、本発明による禁止を持つプログラム回路のための回路図である:

テーブル1と2は本発明によるEEpromのための典型的な動作電圧の例を示している:

〔好道な実施例の説明〕

本発明の種々の特徴が好適に実現できるメモリアレイに用いられる種々の特殊なEprom、EEprom半導体集積回路構造が存在する。

# <u>\*チャンネル分離\* EEpromセル</u>

好ましいEEpromの構造が一般的に集積回路の 断面図である第1図および第2図に示されている。

この好ましい構造を簡単に説明すると、2 つのメモリセル 1 1 と 1 3 が軽く P 形にドープされた 基板 1 5 上に形成されている。 濃く n ドープされた埋め込み 領域 1 6 はセル 1 1 と 1 3 の間にあり、セル 1 1 のドレインでセル 1 3 のソースとして働く。 同様にして他の n ドーブ埋め込み 領域 1 9 はセル 1 1 のソースであり、 講接するセルのドレインであって、そして同様に他の

nドーブ領域 2 1 においても同様である。

メモリセル11と13の各々は、それぞれ事伝性の フローティングゲート23と25を含んでおり、それ らは一般的にはポリシリコン材料により作られている。 これらのフローティングゲートの各々は誘電体材料に より囲まれており、それらを他の導伝性の要素から絶 量されるようになっている。コントロールゲート27 は、セル11とセル13の両方の上にフローティング ゲートと、基板それ自体から絶縁されるように伸びて いる。第2回に示されているように、導伝性の帯29 と31はさらにお互いに、およびその構造のその他の 導伝性の要素から絶縁されるように付加的に設けられ ており、商去ゲートとして機能させられている。一対 のそのような漢去ゲートは各メモリセルのフローティ ングゲートを囲み、そしてそれらは消去用の誘電体層 により分離されている。セルは厚いフィールド酸化領 娘、例えば復味 3 3 、 3 5 、 3 7 として第 1 図の新面 図、および領域39,41として第2図に示されてい るように分離されている。

メモリセルは、基板15からフローティングゲートに、例えばメモリセル13のフローティングゲート25へ電子を移動させることによってプログラムされている。フローティングゲート25上の電荷は渡くPドープされた領域23から誘電体領域を使切って、フロ

ーティングゲートへ電子を移動させることによって増加させられる。電荷はフローティングゲートから、それと消去ゲート29と31間の時電体を介して、フローティングゲートから除去される。

この好ましいEEpromの構造とその製造プロセスは同時出職就統中の特許出職番号版 3 2 3 . 7 7 9 号、ジャック エイチ. ユアンとエリヤホウ ハラリの出職であって、1 9 8 9年3月15日に出職されたものの中に示されている。

第1回と第2回に図示されたEEprom構造は、 "分離チャンネル"形である。

第3図の等価回路から最も良く理解されるようにE

EpromeルのEEpromeルのトランジスタT 1のフローティングゲート 2 3 '上の電荷のレベルは、 T 1 トランジスタの 1 1 a のスレッシュホールド電圧 V<sub>1</sub>,にそれがコントロールゲート 2 7 'で動作させられているときに影響する。

かくして、1つのセルの中にいくつかのメモリ状態がフローティングゲート上の電荷の適当な量により、セルの中に良く規定されたスレッシュホールド電圧のブログラムされたものに対応して規定される。プログラミングはある一定の時間以上、セルのコントロールゲート27、同様にドレイン17'とソース19'に供給することによって実行される。

#### アドレス可能なフラッシュEEpromアレイ

本発明の種々の特徴は集積回路チップ中のフラッシュ E E p r o m のアレイに典意的に応用される。

第4図は個々的にアドレス可能なEEpromセル6 0のアレイを略図的に示したものである。

各セルは第3関に示されたものと等価であって、1つ のコントロールゲートとソースとドレインと消去ゲー トを持っている。個々のメモリセルはローおよびコラムに組織されている。各々のセルは選択的にそのロー とコラムを同時に付勢されることによってアドレスされる。

コラム62は、例えば第1のメモリセル63と、隣接

する第2のメモリセル65、以下同様を含んでいる。 第2のコラム72は、メモリセル73.75と以下同様を含んでいる。

セル63と73はロー76に位置しており、セル65と71は他のもう1つの脚接するローに含まれており以下同様である。

各々のローに沿ってワード線がそのローの鍵でのセルのコントロールゲートに接続されている。

例えばロー? 6 はワード線 7 6 を持っており、次のローはワード線 7 9 を持っている。ローレコーダ 8 1 は入力線 8 3 上のコントロールゲート電圧 V csをローのための選ばれたワード線に沿う線でのコントロールゲートに接続する。

各々のコラムに沿って継でのセルはソースライン、例えば91によって、それらのソースが接合され、縁てのドレインはドレイン線、例えば93によって接続されている。ローに沿うセルはそれらのソースとドレインによって直列に接続されているから、1つのセルのドレインは跨接する線のソースでもある。かくしして、銀コラム62のドレイン線であると同時に、コラムア2のソースとなる。コラムデコーダ101は入力線130上のソースに接続し、入力線105のドレイン電圧V。を選ばれたコラムに沿う線105のドレインに接続する。

各々のセルはそれが存在するローとコラムによって アドレスされる。例えば、もしセル5 1 がプログラム、 または使み出しのためにアクセスされると、適当なプ ログラム、または使み出し電圧が、そのセルのコント ロールゲート、ソースおよびドレインに供給されなけ ればならない。

内部アドレスパス111上の一つのアドレスがセル 7 6 のコントロールゲートに接続されている ワード 後 7 9 に V coを接続するために、ローレコーダ 8 1 をレコードするために用いられる。 同じアドレスが V s をソース 乗 9 3 に、 V s をドレイン 練 9 5 に接続するため、すなわち各々はセル 7 5 のソースとドレインに接続されているものであり、そのためにコラムデコーダ 1 0 1 を解説するために用いられる。

後に評述されるように、本発明の1つの特徴は、いくつかのメモリセルを並列にプログラム、および読み出しを可能ならしめる構造にある。複数のコラムを同時に選別するためには、コラムデコーダはその代わりにソースマルチプレクサ107とドレインマルチプレクサ109のスイッチングを創むする。このようにして選択された複数のコラムは、それらのソース線とドレイン概をV』とV。にそれぞれ接続されることになる。

各々のセルの前去ゲートへのアクセスはコントロー

ルゲートのそれとほぼ同じである。1つの実施形態においては、例えば、113、115、117はロークの各セルの預去ゲートに接続される。満去デコーダ119は内部アドレスパス111上のアドレスを完ました。満ている。これにより、縁てのセルのローは独立のにでする。これにより、縁てのセルのローは独立のでである。では、カラッシュセルはメモリ、他のフラッシュセルの変施形態が可能であって、多くのはこののである。のは、一時にセルの多くのローの消去がなされるのである。

#### フラッシュ E E p r o m システム

第4 図に示したアドレス可能なEEpromアレイ60 は第5 図に図解されている本発明の大形の多状態フラッシュEEpromシステムの部分を形成している。この大形なシステムにおいて、EEpromが集積されているチップ 130 はインターフェイス 150 を介してコントローラ 140 によって制御される。コントローラ 140 によって制御される。コントローラ 140 によって制御される。セッサ装置 180 と通信をしている。

EEpromチップ130は、アドレス可能なEE

## 特表平4-507320 (14)

p r o m r レイ 6 0. 直列プロトコールロジック 1 7 0. ローカルバワーコントロール回路 1 8 0 と種々の プログラムと読み出し回路 1 9 0. 2 0 0. 2 1 0. 2 2 0. 2 3 0 および 2 4 0 を含んでいる。

コントローラ 1 4 0 は、適当な電圧とコントロール 信号およびタイミングを供給することによって、E E promチップ 1 3 0 の機能を制御する。

テーブル1,2はEEpromセルの種々の動作モードのための電圧条件の典型的な例を示している。

アドレス可能なEEpromアレイ160はコントローラ140により、直接的に、または第5回に示されているように、さらにローカルパワー制御180によって乗力が供給されている。コントローラ140とチップ130間のコントロールとデータのリンクはシリアルインライン251とシリアルアウトライン4253を介してコントローラから供給される。

EEpromチップ130の典型的な動作において、コントローラ140はチップ130にインライン251を介して直列の信号の流れを供給するであろう。前記信号は制御とデータとアドレスとタイミング情報を含んでおり、シリアルプロトコールロジック170によってソートされるであろう。適当なタイムシーケン

スにロジック170は種々の制御信号257をチップ 上の種々の回路を制御するために出力する。

それは内部アドレスパス111を介して、アドレスされるべきセルをコントローラからの電圧に接続するためにアドレスを送る。

こうしているときに、もし、操作がプログラミングであれば、データはアドレスされたセルをプログラムするために、シリアルデータ線 2 5 9 を介して一連の読み/プログラムラッチとシフトレジスタ 1 9 0 に送られ、用いられる。

# リファレンスセルを用いた読みのための回路技術

EEpromの動作において、セルのメモリ状態を正確に、かつ信頼性高く決定することは極めて重要である。

その理由は、縁ての基礎的な機能、例えば読み、消去 ペリファイおよびプログラムペリファイはそのことに 依存するからである。

EEpromチップ130のための改良された新規の 読み回路220と本発明による技術が多状態EEpr omを可能にしている。

第3 図に関連して協論したように、フローティングゲート 2 3 「上のプログラムされた電荷は、そのセルのプログラムされたスレッシュホールド電圧 V \*\*\* を決定する。一般的にいって、V \*\*\* はフローティングゲー

ト 2 3 \* 上の食電荷の量にしたがって増加、または減 のさせる。

前記電荷は正の電荷(アプリーションモード)まで摘 少させることさえも可能であり、ここにおいてVャ! は Vャ! 以下に減少し、またはより負になる。

Vriの最大、または最小の値は、その装置材料の誘電体の強さによって支配されている。 Vriの広がりはメモリ状態が形成されるであろうスレッシュホールド電圧ウィンドを規定する。

同時出職裁銃中の米国特許出職版204、175号はスレッシュホールド電圧Vャーの最大のウィンド内に規定されるメモリ状態を持つEEpromを開示している。全スレッシュホールド電圧の負の領域を含むものであり、さらに加えて適常の正の領域を含む。増大されたウィンドはEEpromのセルの中に多状態を形成する。

第6回と第7回は、それぞれスレッシュホールドウィンドが2状態のメモリおよび4状態のメモリである場合をそれぞれ図示している。もちろん、前記ウィンドを3状態メモリに分割すること、またはデジタルメモリというよりは、アナログの連続モードにすることさえも可能である。

まず、最初に第8回をリファレンスすると、実験3 43はプログラム時間の関数としてのVェルを示してい δ.

典型的な消去/プログラムサイクルはセルのスレッシュホールド電圧をその消去状態レベル3 4 5 に減少させる消去から開始される。

引き続く繰り返しプログラミングは、スレッシュホールド電圧Vriを希望するレベルに増加されようとするないで行われる。そのセルがプログラムされよれたとするなりにプログラム電圧を印加するよりは、む圧に適けれるの後で希望するスレッシュホールド電圧に適けれることを決定するための短いパルスとして印加することが好ましい。

プログラム電圧とパルスの持続時間は前記パルスがVャルに免立って、確々の領域において行われるのである

## 特表平4-507320 (15)

が、各パルスは十分に小さいものであって、各領域を 越えるものでないようにする。これが電圧を最小にし、 電界に関連してセルに加えられるストレスを最小にし、 そのことにより、その信頼性を向上させることになる。

第 7 A 図は、 4 状態の場合が示されており、ここにおいてスレッシュホールド電圧ウィンドは 4 つの領域3 5 1 、 3 5 3 、 3 5 5 、 3 5 7 に、ブレイクポイントレベル3 5 2 、 3 5 4 、 3 5 6 により、各々分けられている。このセルは状態 "3" または "2" または "1" または "0"、もしその V riが対応する領域3 5 1 または3 5 3 または3 5 5 または3 5 7 の間にある場合には、そう見なされる。

4 状態のセルは 2 ピットデータを書積することができる。 かくして 4 つの状態は (1, 1) 、 (1, 0) 、 (0, 1) および (0, 0) のそれぞれ対応する状態にコード化することができる。

一般的において、もし各EEpromがKの状態を 響積するときには、スレッシュホールドウィンドはK の領域に少なくともK-1のスレッシュホールドレベ ルにより分けられていなければならない。

かく して、ただ 1 つのブレイクポイントレベルが 2 状態メモリに必要であり、 4 状態のセルに対しては 3 つのブレイクポイントレベルが必要である。

原理的にはスレッシュホールド電圧ウィンドは、多

くの数に分割されるうう。例えば、最大16Vののために分割されるであろう。例えば、最大16Vののためには、最大100円であることを持つとことができるであろう。前ほとつの状態、またに合っては、単に2つの状態、またはことがあるという。とのは、単に2つの状態、またはことがあるという。とのは、単に2つの状態を持つという。とのは、とのは、とのは、とのは、とのは、とのは、とのは、とのは、というでは、というでは、というでは、というでは、というでは、というでは、というでは、というでは、というでは、というである。といる。

第1の問題は、装置が消去者を込みのサイクルに関連する耐久性に関連するストレスとの関連を無くすることである。

フラッシュEEpromの耐久性は与えられたプログ ラム/消去サイクルに対する抵抗力を備えることであ x

従来のフラッシュ E E p r o m 装置の耐久性に関連する物理減少による制限は、装置の括性化された誘電体フィルム中の中に電子を補足することである。

プログラミングの際に電子は基板からフローティング ゲートに誘電体のインターフェースを介して住入され

る。 同様にして、 消去の際に電子は房電体のインターフェースを介してフローティングゲートから消去が一トに引き出される。 両方の場合において、電子のうちのいくらかのものは房電体インターフェースにより 相足される。補足された電子は引き続くプログラム/消去サイクルにおいて印加された電界に反対することによりプログラムされた Viiを低いレベルにまたは消去されたVivを高いレベルにする。

これは、第8A 囚に示されているように、従来の装置においては、゜0゜と゜1゜ との間の ゜ウィンド゜ の電圧をしだいに閉じていくことが理解できる。

1 × 1 0 ° のプログラム/商去サイクルをほぼ離えた ところにおいて、ウィンドが狭くなることは、読み出 し回路の摂動作を招く程度にひどいものになる。

もしこのようなことが繰り返されていれば、装置は次 第に誘電体の損傷に起因する突然の損傷を体験するこ とになる。

これは典型的には 1 × 1 0 ° と 1 × 1 0 ° 回の間に発生し、それはその装置の不純物プレイクダウンとして知られている。従来の E E p r o m 装置においては、窓が狭くなることは 1 × 1 0 ° プログラム/常去サイクル程度に現実の対抗力を制限していた。多状態のメモリにおいては、より正確な V n の設定が要求されることであるから、多状態メモリにおいてはこのことは

大変な問題となる。

第2の問題はフローティングゲートにおける電荷の 維持に関連するものである。フローティングゲート上 の電荷は、一定期間にわたる最後によってある程度維 少する傾向にある。

このことはスレッシュホールド電圧 $V_{\tau_1}$ を時間経過にしたがって、低くすることになる。第8回は、 $V_{\tau_1}$ の減少を時間の関数として図示している。装置の寿命期間にわたって、 $V_{\tau_1}$ は1 V 程度シフトする。多状態装置においては、これはメモリを1 または2 状態シフトさせることになる。

本発明はこれらの問題を解決し、多状態の実施形態 においてさえも、種々の状態のプログラムと読み出し に信頼性を与える回路と技術を提供する。

あるセルのメモリ状態はそこにプログラムされているスレッシュホールド電圧Vriを測定することによって決定できるであろう。それと代替的に出額維練中である米国特許出額番号版204、175号に述べられているようにメモリ状態は、それぞれ異なった状態におけるソースードレイン電流Iosの異なった導通を計過することによっても決めることができることであろう。

4状態の例として第1A図は、スレッシュホールド電 圧ウィンドの分離を示してある。

# 特表平4-507320 (16)

これに対して第7B図は典型的な『ョョの隹(実装課) を創御ゲート電圧Vcsの関数として4つの状態に対応 して示してある。 5 V における V caで各々 4 つの導通 状態に対応する【\*\*の値は4つの対応する電流を検知 増幅器によって並列に検出することによって区別する ことができる。各々の増幅器に対応して対応するリフ ァレンス導通状態 [ \*\*\* レベル (第8回に破壊で示す ) が対応する。前述した破職スレッシュホールドレベ ル(第6回と第7A回)がスレッシュホールド電圧ウ ィンドの中の異なった領域を区別するのに用いられる と同様に、【\*\*\* レベルが同じことをするためにソー スードレイン電流ウィンドの対応する領域で同じこと をするために用いられる。「\*\*\* を比較することによ ってメモリセルの導道状態が決定することができる。 同時出職継続中の米国特許出職番号版204。175 号はプログラミングと読み出しの両方に同じような検 出増幅器と「ままりを用いることを提案している。 これはリファレンスレベル(第89図の中の破職の示 すりファレンスレベル)と(第7B図の中の実験の示 す)プログラミングの中に良い迫従性を提供している。 本発明による改良された方式によって、lastは同 じチップ上に存在する一連のEEpromのセットの

ソースードレイン電流によって提供されるものであり、

それらはこの目的のためにとっておかれる。

かくして、それらの les, を持ってマスタリファレンスセルとして同じチップ上の他の様でのEEpromの読み出しとプログラミングのためのリファレンス電圧として利用される。

EEpromセルと同じ装置をリファレンスセルとして働かせることによって温度と電圧と製造過程におけるパラッキに対する優れた迫徒性が達成される。さらに加えて多状態実施形態において重要な電荷保存の問題も緩和される。

第9 A 図をりファレンスすると、そのようなマスタ リファレンスセル 4 0 0 がそのプログラムおよび読み 出しの経路に関連して示されている。

モジュール 4 1 0 を 消去し、ブログラムするリファレンスセルは、そのようなリファレンスセルの 4 0 0 0 の各々のプログラム、または再プログラムに役立つマストは、プログラム経路 4 1 3 がママル 4 1 1 は、プログラムを持って消去を持って消去がいる。ローグラムおよび消去回路 4 1 1 は、プログラムデコーダ 4 1 7 の各々によって内部パス 鞭 1 1 1 1 からがって、例と1 7 の各々によって内部パス 鞭 1 1 1 1 からがって、例とれたアドレスによって起動性に、各々のカファレンスセルのリファレンスセルのリファレンスセルのリファレンスセルのリファレンスセルのリファレンスセルのリファレンスセルのリファレンスセルのリファレンスセルのリファレンスセルのリファレンスセルのリファレンスセルのリファレンスセルのリファレンスセルのサファレンスセルのリファレンスセルのリファレンスセルのリファレンスセルのリファレンスセルのリファレンスセルのリファレンスセルのリファレンスセルのリファレンスセルのリファレンスセルのサファレンスセルの4000では、1000では1000では1000では1000では1000では1000では1000では1000では1100では1000では1000では1100では1000では1000では1100では1000では1100で

的にセットされるか、または再プログラミングされる。 典型的には各々のリファレンスセルのスレッシュホールドレベルは前記チップの製造された各々のバッチご とに適当な最適な値に工場内でプログラムされる。こ れは外部の標準的なリファレンスレベルと比較するこ とによってなされる。ソフトウェア制御によりユーザ ーはリファレンススレッシュホールドレベルをリセッ トするオプションが与えられている。

リファレンススレッシュホールド電圧 V ri. またはリファレンスドレイン・ソース電流 I a m p が各々のリファレンスセル 4 0 0 にブログラムされると、それはアドレスされたメモリセルの読み出しのため、メモリセル、例えばセル 4 1 0 の読み出しのためのリファレンスとして用いられる。

リファレンス 4 0 0 はクロックが供給されているスイッチ 4 1 3 年由で電流検出増幅器 4 1 0 の第 1 の脚 4 0 3 に接続されている。

増幅回路の第2番目の脚415はそのプログラムされた導通状態が決定されるペくアドレスされた425に実質的に接続されている。セル420が続まれるべきであるとき、制御信号READは、スイッチ421を訪記セルのドレインが前記第2の415に接続されることを可能にする。

検出増幅回路410はマスタリファレンスセル400

とアドレスされたセル425の両方のドレインにVcc 毎由で電圧を供給する。

好達な実施形態においては、増幅器はカレントミラー 回路であって、その結果2本の脚403と415の中 に存在する電流の差は、第2の脚45がVccの方向に、 またはVsの方向に引かれることになる。

かくして、第2の脚の接続点はアドレスされたセルの ソースードレイン電流がマスタリファレンスセル40 0を選るIasp よりも小(または大)のときに、それ ゼれHIGH(またはLOW)となる。

クロックが接続されているスイッチ 4 2 3 によってコントロールされる。ある適当な時間に検知された結果はラッチ 4 2 5 により保持されて出力機 4 2 3 で利用可能にする。

I auが I au p よりも少ないときには、出力線 4 2 7 に HIGHが現れて、アドレスされたセル 4 2 0 はマス タリファレンス 4 0 0 と同じ状況にあるものと見なさ れる。

好ましい実施例においては、電圧クランプと高速プルーアップ回路 4 3 0 が前配第 2 の脚 4 1 5 とアドレスされたセルのドレイン 4 3 1 の間に挿入される。回路 4 3 0 は、それが低い I ssのケースおいて充電されているときに、ドレイン電圧 V。 を 1.5 V から 2.0 V の最大値に保持するために役立つ。そしてまたそれは、

V。 がより高い I s。の場合に低くなりすぎることを妨けている。

一般的にいって、もし各々のメモリセルがK状態を記憶するとするならば、少なくともK-1.または好ましくはKのリファレンススされたセルはKのリファレンスされたセルはKのリファレンスセルとK個の検知増幅回路を並列に設けられたものによって比較される。これはスピードの理由によっても適当な検出方法のためには少なすぎる場合においても適用できる。かくして、多状態の場合においても適用できる。かくして、多状態の場合においても適用できる。かくして、多状態の場合においては、アドレスされたセルはKのリファレと1つずつ逐次比較されることが好ましい。

第9 B 図は多状態読み出しの形態をより詳細に示したものである。 K 個のリファレンスセル、例えば4 3 1、4 3 5 が検知増幅回路 4 5 0 に増幅回路の第1 の脚 4 4 1 を介して接続されている。この接続はクロックが接続されているスイッチ、例えば4 5 1、5 5 3、4 5 5 の各々によって時分割的に接続されるものである。検出増幅回路の第2の脚 4 5 7 は第 9 A 図に示されるアドレスされたセルに接続されている。第2の脚 4 5 7 における検出信号はクロックが接続されているスイッチ、例えば4 6 1、4 6 3、4 6 5 により、ラッチ 4 7 1、4 7 3、4 7 5 に時間選択的に

ラッチさせられる。

第9 C 図(1) から第9 C 図(3) は多状類説み出しのタイミングを示している。 シグナルREADがHIGHになったときスイッチ 4 2 1 はイネーブルになり、アドレスされたメモリセルは検出増幅回路 4 4 0 (第9 C(1)) の第2 の脚 4 5 7 に接続される。

クロックタイミングは第9C図②乃乃至第9C図(4)に与えられている。かくして、各々のブロック信号において検知増幅回路は逐次的にサドレスされたセルを各々のリファレンスセルと比較して各々の結果をラッチする。検知増幅回路のラッチされた出力は第9C図⑤から第9C図でに示されている。検知増幅回路455のK個の出力状態の継でがラッチされた後、それらはK乃至しのデコーダ480(2~≥ K)(第9C図 ®)のし個のバイナリビットにコード化される。

かくして、多段階のスレッシュホールドレベルがマスタリファレンスセルとして働く一連のメモリセルによって提供される。

マスタリファレンスセルは独立して外部から消去プログラムが可能であり、それは製造者またはユーザーのいずれにおいても可能である。この特徴は最大のフレキシビリティを与えるものであり、任意のときに装置のスレッシュホールドウィンドの中に個々のブレイクポイントスレッシュホールドレベルの設定を許容する

ものである。リファレンスセルがメモリセルのそれと同じものであることによって、リファレンスで和の保証を通程におけるパラツキ、動作状況、どるの意とは高額についった。ロじような変化をたとしてプログラウに 各スレッシュホールドレベルを独立してプログラウで きることは、多状態メモリのスレッシュホールドレインを独立してプログラウィンドの中の分割を最適化し、数調整ししたの中の分割を最適化し、数調整したの中の分割を最適化して可能なららませている。 数数 またいて でまるの を ひょ せい の ときの や 性に したがって 可能に する。

本発明の他の特徴は改良された多状態の1つのメモリセルに対して、改良された多段階の検出方法を提供することである。

多状態メモリの検出に関連して顕加をしてきたが、セルの導通電流を補てのリファレンス導通電流レベル (スレッシュホールドレベル)と同時的に、または並列に比較することが好ましい。

例えば、4状態の記憶セルは少なくとも4つの状態を区別するために3つのリファレンス電流を持っている。セルの状態の並列検出はセルの導伝電流Icallを3つのリファレンス電流レベルに対して比較することにする。

このことは各々の3つのリファレンスコンダクションレベルを遅次的に比較するよりも速いことになる。 しかしながら前途した簡単な具体例においては、アドレスされたセルの導通電流を3つの枝に、それぞれの1つをリファレンスレベルと比較するために分けるということは薄めてしまうことになる。

かくして、特に多数状態が含まれる場合においては、 信号対議音比の要請から簡単に多状態センシングを行 うことは禁止されるであろう。

第9 D図から第9 1 図においては、検出されるべきせいの導電電流を低下させるという欠点がなく、同時に多状態検出方法を可能にするいくつかの実施例を介している。各々の具体例点においては、1 対多数の電流ミラーが多数のコピーを再生するために用いられて、各々のコピーはリファレンス電流レベルと同時に比較される。

第 9 D 図は、同時多状態検出方法の第 1 の具体例を示している。

1 対多数の電流ミラーは、第1 の脚9 2 0 上の第1 のトランジスタ 9 1 0 、第2 のトランジスタ 9 1 1 . 9 1 2 . ・・・・ 9 1 5 を第2 の脚のブランチ 9 2 1 . 9 2 2 . ・・・・ 9 2 5 に対応して設けてある。

第 1 の脚 9 2 0 に第 1 の電流が流れるために第 2 の脚 の各々の枝 (ブランチ) 上の第 2 のトランジスタは電 簡潔のように働いて、再生された電流をその枝に流す。 第1の電流に対する再生された電流の比は第1のトランジスタ 9 1 0 に対する第2 のトランジスタ 9 1 1. 9 1 2 . ・・・、9 1 5 の相対的な大きさによって割合が決められる。

この実施例においてはすべてのトランジスタは第9 図中のシンボル "X" が示すように、同じサイズが与えられている。これにより、1 対多数の電流ミラーにおいて、第1 の脚9 2 0 の電流が同様に確ての枝9 2 1.9 2 2 . ・・・・9 2 5 に再生される。

かくして、アドレスされたメモリセル420の導通電流 I callが第1の脚920中の読み可能なスイッチ421を介して流れると、同じ電流 I call が第2の脚の枝921、922、・・・、925に再生される。これにより、 I call を奪めることなく、実現できる。

一度 I call が各ブランチに再生されると、それは関連するリファレンス電流レベルと比較される。これは、第1の電流限911,912.・・・,915にそれぞれ同一線上にある第2の電流駅931,932.・・・,935によって、各々のブランチをドライブすることによってなされる。各々の第2の電流課または I asr 回路931.932.・・・.935は、それぞれ予め決められたリファレンス電流レベル、例えば、 I asr は第1の間の941と同一の線上にあ

り、 l seroは第2の間の練9 4 2上にあり、 l sereは K 番目の枝の練9 5 3上にある。

メモリ状態は前記 I ase, の S 番目に関連する I coll の レベルの位置を検出することによって決定される。 各々の状況に対応して検出された出力は、 S A 1 . S A 2 . ・・・・ S A K のように第 9 D 図に示すものは、各々第 1 の枝の接続点 9 5 1 . 第 2 の枝の接続点 9 5 2 . ・・・および K 番目の枝の接続点 9 5 3 からもたらされたものである。各枝の接続点は第 1 と第 2 の電流源の間に位置している。

一般的にいって、前記2つの電波ソースはそれぞれ反対の記憶性を持っている。

例えば、前記第1の技において、電流 I caliが練り 2 1上に再生されて、電流 I ampiが練り 4 1 に供給されたとする。

接続点 9 5 1 は、セルの I cattが I amp よりも大きい (または小さい) 場合に、HIGH(またはLOW)となる。

かくして、メモリ1つのIcmaxをもつメモリ状態は、 Immaxiと Immaxの間に接続点 9 5 1 H I G H を持ち、 これによって多状態出力 (S A 1 、S A 2 , ・・・, S A K) = (0, 1, ・・・, 1) を持つ。

一般的にいって、各 I a a p 回路 9 3 1 、 9 3 2 . ・・・・ 9 3 5 は種々の異なったリファレンス電流レベル I a a p a と L a a p a と K 始 するように 事前に顕整された電流源であることができる。

第9 E 図は、 E p r o m 応用における 1 つの具体例を示しており、 この具体例では各々の I \*\*\* 回路 9 3 1 . 9 3 2 . ・・・・ 9 3 5 は、各々りファレンスモル4 3 1 . 4 3 2 . ・・・・ 4 3 5 であって、それ自身が第 9 A 図と第 9 B 図に関連して説明された E p r o m セルと同一のものである。かくして、 りファレンスセルはマスタリファレンスセルまたはローカルリファレンスセルであって、 その中にリファレンス 導電電流レベルがプログラムされるものとして利用できる。

第9F図は、1つの好速な具体例を示すものであって、ここにおいて、I sep 回路は、直接的にリファレンスセルによって提供するものではなく、その再生されたものとして提供される。これにより、1つのチャ

ンク (例えば 6 4) は、同時検出のために同じ リファレンス セルを分け合うことができる。トランジスタ 9 6 1 . 9 6 2 . ・・・・ 9 6 5 のそれぞれは I asp 。回路 9 3 1 . 9 3 2 . ・・・・ 9 3 5 の中にあり、各々のリファレンス せル 4 3 1 . 4 3 2 . ・・・・ 4 3 5 からのリファレンス 電波の 再生を供給することができる。各々のトランジスタはリファレンス電圧 R E F 1 . R E F 2 . ・・・・ R E F K によってそのゲートが要求される リファレンス 電流レベル I asp 1 . I asp 2 . ・・・ . I asp 2 . ・・・ . I asp 3 . ・・・ . ・・ . 1 st 2 . ・・・ . ・・・ . 1 5 . と . ・・・ . ・・・ . ・・・ . 9 7 5 によって 供給される。

 第9 G 図は、 さらに他の実施例を示すものであって、 各技の第 2 の電流器によって供給される異なった I a m p と で ル は 報 て 1 つ の リファレンス 回路 9 7 6 により発生させられたものである。 リファレンス 電流 9 7 6 は 4 な の 枝 の ト ラ ン ジ ス タ 9 6 1 . 9 6 2 . ・・・ . 9 6 5 の が ー ト に 適用 される リファレンス 電圧 は ト ラ ン ジ ス タ タ ー オ ン さ せ た の 異なった 枝 の 異なった 枝 の 異なった 枝 の 異なった た い な か ら、 I a m p の 異なった 枝 の 異なった た い な か ら、 I a m p の 異なった 枝 の 異なった 水 ル は ト ラ ン ジ ス タ 9 6 1 . 9 6 2 . ・・・ . 9 6 5 の サ イ ズ を 調 要する ことによって 得 られる 。 例えば、

第9 H 図は、他の実施例を示すものであって、ここにおいて、様ての第2の電流源はブランチを積切る点で共通であるが I call は第1の電流源により各々のリファレンスレベルの侵きに対応する率で各プランチに変換される。

この割合は、各第2のトランジスタ 3 1 1 . 9 1 2 .
・・・・ 9 1 5 の大きさによって決められる。
例えば、第 9 H図に示されているように、第 2 のトランジスタ 9 1 1 . 9 1 2 . ・・・・ はそれぞれ I \* X .
J \* X ・・・・ K \* X の 領域を持つものであってここで X は第 1 の間 9 2 0 にある 第 1 のトランジスタ 9 1 0 の大きさであって、 I : J : ・・・ : K はそれぞれ I \*\*\*\*\* に I \*\*\*\*\*\*\* に C に対応している。したがって、たった 1 つの R E P 回路 9 7 6 が枝を横

切って用いられており、さらに基てのトランジスタ9 8 1 、9 6 2 、・・・、9 6 5 のサイズは同じものである。 1 つのリファレンス回路 9 7 6 は低電圧 観であるか、または第 9 下 図に示されたREF回路 9 7 1 と同様なリファレンスセルを含む回路とすることもできる。

1 つの実施形態においては、リファレンス回路 9 7 6 は各々の第 2 の電波 瀬 9 6 1 、 9 6 2 . ・・・・ 9 6 5 が最も高いリファレンス電流レベル I alle x と等しい電流を供給するように製造されている。ノードからの出力の順序は、第 9 D 図から第 9 G に示された具体例に関連して反対になっている。

第9 I 図は、第9 G 図と同様な回路を用いた同時多状態検出方法の他の実施例を示しているが、アドレスメモリセルのアイデンティティと I R E P 回路は入替えられている。換言すれば、各枝に第2 の電流源、例えば9 3 1、9 3 2、・・・、9 3 5 が今回は再生された I csti を供給している。

 置き換えられている。同様に、第1の電流ソース。すなわち911、912、・・・、915が今度は「marri. 「agra. ・・・、「agraを供給している。

種々の I amp 'S は I R E P 0 回路 9 7 8 の電流の段階的な再生として得られる。 このスケーリング (割合) は 1 対多電流ミラー中の各

 すの第2のトランジスタ911、912、・・・・・9

 15のサイズを調整することによって得られる。

 例えば、第9 I 図に図示されているように第2のトランジスタ911、912、・・・・・915は、それぞれ I \* X、 J \* X、・・・・・・ K \* X、ここにおいて X は第1の脚920中の第1のトランジスタ910のサイズであって、1対 I: J:・・・・ : K は各々の I aspa : I aspa : I aspa : ・・・・ : I aspa の比と同じである。一般的にいって、1REP0回路978は I aspa の電

1 つの具体例において、IREPO回路はリファレンス電流レベルによってプログラム可能なEEpromセルであって、それは第9A図と第9B図に関連して

説明されたものと同じである。

流レベルを供給する電流源であればよい。

本発明の他の重要な特徴は耐久性に関連するストレスの問題を克服することに役立つことである。 すでに 説明したように消去プログラムと読み取りにおける各 阻止の特徴はそのセルが受けてきたプログラムと消去

特表平4-507320 (20)

サイクルの数に耐えたストレスの書機上に依存している。一般的にいって、メモリセルはマスタリファレンスモルよりもより多くのブログラムが消去のサイクルに見されるものである。当初の理想的なリファレンスレベルはしだいにずれてきて、読み取りエラーの原因となる。本発明の中に存在する発明を含は、メモリセルの被るであろう同じサイクルを反映したリファレンスレベルをもつことである。

第 1 0 図は、フラッシュ E E p r o m のためのローカルセルの最小実施形態を示している。フラッシュ E E p r o m r レイ 6 0 (第 4 図) において、各々の集 合的に消去され、またはプログラムされるメモリセル のグループは、セクタと呼ばれている。

用語"フラッシュセクタ"は磁気ディスク記録装置で 用いられる"セクタ"の用語に競似するものであって、 それらはここにおいては、冏様に用いることができる。 0 1. 5 0 3 および 5 0 5 のようにグループ化されて いる。1つのフラッシュセクタの中の値でのメモリは 同じサイクルを受けるが、異なったフラッシュセクタ は異なるサイクルを受ける。各々のフラッシュセクタ を適当に追跡するために、各々のフラッシュセクタに おいて、1 セットのメモリセルがローカルりファレン スセルとして使用するためにとっておかれる。例えば、 フラッシュセクタ503が前去された後において、マ スタリファレンスセル 5 0 7 中のリファレンスレベル はフラッシュセクタ503に関連するローカルリファ レンスセルに再プログラムされる。次の消去サイクル に至るまで、読み取り回路513はフラッシュセクタ 503の中で前記再プログラムされたりファレンスレ ベルにしたがって、メモリの読み出しを持続するであ ろう.

第11回(1) 乃至第11回(7) はセクタのリファレンス セルを再プログラムするアルゴリズムを図示している。 特に第11回(1) から第11回(3) は、セクタのローカル

第11図(A) 乃至第11図(7) はセクタ中のローカルリファレンスセルをプログラムすることに関連している。セクタ中の雑でのローカルリファイされた場合において、の状態にあることがペリファイされた場合において、雑でのローカルリファレンスセルに供給される。これに引き続き第11図(5) がマスタリファレンスセルに対してローカルリファレンスセルを読み出して、そのローカルリファレンスセルの雑でが対応するマスタリファレンスセルの状態にプログラムされていったシ

スセルがそのようにベリファイされなければ、もう1

個のプログラミングボルテージの数がそれらのみに混雑け的に供給される(第11図(6))。このプロセスルルドのローカルリファレンスセルがスレッタボインレッシュホールドにプログラムされたことがペリファクされるまで繰り返される(第11図(7))。一度とされりつかいまたは間接的に、消去のペリファイ、またはではできまたはでする。

第12B図は、アドレスされたメモリセルのセクタ

の競み、またはプログラム/消去ベリファイに前記ローカルリファレンスセルを直接に用いる場合のアルゴリズムを示している。

セクタ中のアドレス達成のための読みの手続きは、第 13A図に示されているステップを含んでいる。

まず第1に、ローカルりファレンスセル 5 2 5 中の各々が対応するマスタリファレンスセル 5 3 1 にしたがって読み出される。

雑でのプレイクポイントスレッシュホールドレベルのためのマイナス関整動作が完了させられた後で、セクタの中のアドレスされたセルはバイアス関整された主リファレンスセルに関連して読み出される。

これはディスエーブルREAD1を533へ、そして イネーブルREAD信号をスイッチ535に与えるこ とによって始められる。このようなアプローチの利点

はVcc、温度、繰り返し疲労、または他の影響による パリエーションが、長い時間の間にマスタリファレン スセルとアドレスセル間のスレッシュホールドの差の パリエーションが読み取りの前に除去されることであ って、その理由はローカルリファレンスセル(それは アドレスセルのスレッシュホールドパリエーションを 追求する) は、マスタリファレンスセルのプレイクポ イントスレッシュホールドを効果的に顕飾するために 用いるからである。例えば、この手順においては、ア ドレスされたセルのプログラミングを主りファレンス セルがVcc= 5.5 Vで動作されており、引き続くアド レスセルが主リファレンスセルがVcc= 4.5 Vに動作 させられる場合でもプログラムを許容している。 Vcc 中の1Vの差は通常はブレイクポイントスレッシュレ ベルの値の変化の原因となるのであるが、ローカルり ファレンスセルをマスタリファレンスセルを読み出し の際にこの変化の反対の方向に働くようにすることに よって中和させる。

第13B図と第13C図は主リファレンスセル551、553、555に対する電液パイアス回路、すなわち、541、543、545のより詳細な具体例を示している。各々のパイアス回路はマスタリファレンスセルの電流シャントとして働く。例えば、電流回路541はマスタリファレンスセル551のドレインに載561を介して電力供給されている。

それは検知増幅回路(第1の脚)への電線 5 6 2 の電流を修正するものであって、 V ccからのソース電流

または V ssへのドレイン電流によって行われる。 前者の例によれば、電線 5 6 2 内の電流は減少させられ、下のケースの場合にはその反対となっている。 マスタリファレンスセル 5 5 1 のためのパイアスが確立されているから、センス増幅回路の 2 本の節の中の電流の不均衡はチップの外に伝達される。

これはコントローラ (第5 図リファレンス) により検出され、そのコントローラはバイアス回路 5 4 1 を内部アドレスバス 1 1 1 を介してプログラムして、ローカルリファレンスを均衡化するためにセル 6 2 中の電液を引いたり、足したりする。

第13C図は、回路541のようなパイアス回路の 具体例を示している。一連の並列トランジスタ,すな わち571、573、575はそのドレインが難てV ccに接続され、それらのソースはスイッチ。すなわち 5 8 1, 5 8 3, 5 8 5 を介して職 5 8 1 に接続され ている。スイッチを選択的に推作させることにより、 異なる数のトランジスタが種々の量の電流を装5 6 2 から引くために用いられるであろう。同様にして、他 の一連の並列トランジスタ。すなわち591、593、 595は、そのソースがすべてVssに接続されており、 それらのドレインはスイッチ,すなわち601.60 3. 605を介して練561に接続されている。選択 的にそれらのスイッチを動作させることにより、異な る数のトランジスタが装562の電流へ、いろいろな 量の電流を加算するのに用いられる。デコーダ609 は、内部アドレスパス111からのアドレスをレコー

ドして、選択的にスイッチを動作させる。イネーブル信号は、ラッチ 6 1 1 、6 1 3 に書便される。このようにして、1 つのセクタが読み出される様でのときに、主りファレンスセルはローカルリファレンスセルに対して、再度パイアスされて、セクタ中のメモリセルを読み出すために使用される。

第13D図(1) 万至第13D図(4) は、他の実施例の説み出しのアルゴリズムを図示している。セクタは予め、そのローカルリファレンスセルをプログラムして主リファレンスセルに対してベリファイされていなくてはならない。(第13D図(1))。したがって、各々の主リファレンスセルはそれからローカルリファレンスセルに関連して読まれる(第13D図(2))。主リファレンスセルは対応するローカルリファレンスセルに対応で均等化するためにパイアスされる(第13D図(3))。引き続き、セクタ中のメモリセルはパイアスされた主リファレンスセルに関連して読み出される(第13D図(4))。

すでに説明された読み出し回路、およびその動作はメモリセルのプログラム消去において利用できる。特にそのペリファイの部分において利用できる。前述したように、プログラム状態の読み出しをそすることができる。プログラムの状況が正確にペリファイされるとプログラムも終了する。同様にして"消去"の状態に完全に達したかをペリファイブで行われていの読み出しをするという小さいステップで行われてい

δ.

一度 " 前去" の状態が完全にベリファイされたら、消去動作を禁了する。

それは、1つのセクタが1回で消されてしまうからで ある。メモリセルが各々に消去のためにアドレスされ るEEpromに適している。

本発明のさらに他の特徴によれば、メモリセルが" 清去"の状態に消去された後で、それは"消去"の状態に近接する最も低いスレッシュホールドレベル(グ ランド状態)にセルをもたらすという、僅かなプログ ラムがなされる。これには2つの利点がある。まず、 第1に継てのメモリセルのグラント状態のスレッシュ

ァイするために送り戻される。この手続きは特にシリアルリンクの場合において、スピードに関して大きな 負担となる。

本発明においては、ペリフィケイションプログラムは1つのチャンク (典型的には数パイト) のセルを並 列的にペリファイし、引き続くチップ上の並列なペリファイをするのである。

並列プログラムには選択プログラム回路、それはチャンクで、すでにその状態が正確にベリファイされたものをプログラムを不可能にするものによって、選択的に実施される。この特徴は多状態実施形態において必須のものであり、なぜならば、あるセルはそれらの希望する状態に他のものより早く到達するであろう。

そしてもし、止められなければ、希望する領域を臨えてしまうことになる。様でのセルのチャンクが正しいものとしてベリファイされるとチップ上のロジックはこの事実をコントローラに通報する。

これにより、セル中の次のチャンクのプログラミングが開始されるであろう。このようにしてプログラムステップにおいて、データはEEpromチップと、コントローラの間を行ったり来たりする必要はなく、プログラムペリフィケイションスピードは非常に増大させられる。

第14回は、n個のセルの1つのチャンクを並列に プログラムし、ベリファイする経路を図示している。 第5回のシステムダイヤグラムの中の対応するモジュ ールと同じ数字が付されている。 ホールドレベルは2つのブレイクポイントスレッシュホールドの中に閉じ込められており、よく調整されてルがったりしないからである。これは、引き続くセルのブログラムの均一のスタートポイントを与える。第2に継でのセルは第1のブログラムにおけるものであるから、これにより、それらの中にグランド状態を持つ傾向にある。例えばこれらのセルを他のものとのでクラム/消去回路と耐久記録に関連する他のものとの追儺を失うことを防ぐ。

# チップ上のプログラムベリファイ

前述したように、EEpromを好ましい状態にプログラムすることは、"消去"の状態から小さいステップで好ましいプログラムがなされる。各々のプログラミングステップの後で、プログラム中のセルはそのセルが希望する状態に達しているかどうかをペリファイするために読まれる。もし、そうでなかったら、さらなるプログラムとペリファイが、そのペリファイに至るまで繰り扱されるであろう。

第 5 図に示されているシステムダイヤグラムをリファレンスするとEEpromチップ 1 3 0 はコントローラ 1 4 0 のコントロールのもとにある。それは、 弦列的なインライン 2 5 1 と直列的なアウトライン 2 5 3 により直列的に接続されている。

従来のEEprom装置においては、各々のプログラムステップの後で、プログラムによりそのセルの中に形成された状態はコントローラ140、またはCPU180にそれが望ましい状態にあるかどうか。ペリフ

E E p r o m アレイ 6 0 は一時に n セルずつアドレス される。例えば N は 6 6 セルの大きさである。

特表平4-507320 (23)

タはリード回路 2 2 0 . ビットデコーダ 2 3 0 . 比較回路 2 2 0 . および禁止回路 2 1 0 を持つプログラム回路に関連して、プログラムベリファイのために用いられるであろう。

N セルのチャンクのためのプログラムのアルゴリズムは、第5回のシステムダイヤグラムとアルゴリズム自体を図解している第15回(1)乃至第15回(1)に記述されている。既に説明したように、セクタのプログラミングに先立ち、継てのセクタは消去され、その中の継てのセクタは"消去"の状態であるということがベリファイされなければならない(第15回(1))。これに引き続いて第15回(2)に示されているように、セクタのローカルリファレンスセルのプログラミング

これに引き続いて第15図辺に示されているように、 セクタのローカルリファレンスセルのプログラミング が行われる (第11図(1)乃至第11図(3))。第15図 ③において、N\*しピットのパラレルデータはラッチ 190によってラッチされる。第15図(4)において、 読み取り回路 2 2 0 はセルの N チャンクの状態を読む ために、N-チャンネルのデータバス105にアクセ スする。疣み取りのアルゴリズムは、胚に第12B図 または第13D図に関連して説明されている。前記N セルの読みは、N\*K(K=セル毎の状態の数)の出 力状態を発生する。これらは、ピットデコーダ230 によってN \* Lのバイナリピットにデコードされる。 第15図切において、前記N\*Lのリードピットはピ ットごとに比較回路200によって、ラッチ190か らのN \* Lプログラムデータピットと比較される。第 15図(6)において、もし任意のリードピットがプログ ラムされているデータビットと比較できなかった場合には、より高いプログラム電圧パルスがプログラム電圧パルスのデロ加される。しかしながら、プログラム回路 2 1 0 中の禁止回路が退択的にプログラムデータビットと正確にベリファイされたものについてのプログラムをプロックする。かくしてベリファイされなかったセルのみのプログラムが各回路とみなされる。プログラムとベリファイは継でのセルが正しくベリファイされるまで第15図のに示されるように続けられる。

第16図は、第5図の比較回路200の具体例より 静細に示したものである。回路200はNセルの比較 モジュールすなわち、701、703を持ちるものである。各々のセルは比較モジュールは、すなわち、そり ある。各々のセルは比較モジュールは、すなわち、モ ジュール701の中にしリード(= r e a d ) ピット (し=各々のセルのためにエメカードされたバチルー ピットの数)をでする。これは、しのXORがわれる。 タセピットと比較する。これは、しのXORがわれる。 なわち711、713、715によってがれる。 なわち711、713、715によってがれる。 でのしばットがペリファイされるように現れ、そそ後で ないときは"0°が現れる。 コントロール借号VERIFYが実である場合には、

コントロール信号 V E R I F Y が真である場合には、 この結果はラッチ 1 7 1 にラッチされ、N O R ゲート 7 1 7 の出力がセル比較モジュール出力 7 2 5 によっ

て有用であるようにラッチする。比較回路 2 0 0 は L ビットの比較を並列に行う。 N 比較モジュールの出力、すなわち 7 2 5 、 7 2 7 は第 5 図の禁止回路 2 1 0 を持つプログラム回路供給される N ーチャンネル出力線 7 3 1 に利用される。

同時に、Nの出力、例えば 7 2 5 、 7 2 7 は、A N D ゲート 7 3 3 を通り、その 1 つの出力 7 3 5 が " 1 " のときは、雑での N セルはベリファイされたものであって、" 0 " のときはその反対である。 さらに第 5 図に関連して、1 つの出力 7 3 5 はコントローラ 1 4 0 に継て N 個のセルのデータ が正しく ベリファイ されたということをコントローラ 1 4 0 に伝えるために用いられる。出力 7 3 5 中の信号は、 直列出力線 7 3 5 と A N D ゲート 2 4 0 を V E R 1 F Y 操作のときに過過して送られる。

パワーアップの際、またはデータのチャンクのプログラム/ペリファイの終了のときに、 雑てのセル比較モジュールの出力、すなわち725、727は "ペリファイされていない" の状態にリセットされる。これは接続点726をVss(0V)に練727上のRESET信号をトランジスタ729に加えることによって吊り上げられる。

第17回は、第5回の禁止回路210を持つプログラム回路をより詳細に示した図である。プログラム回路210は801、803のような禁止モジュールを持つNプログラムを含んでいる。テーブル1とテーブル2に示されているようにN番目のセルをプログラム

するためにはVppの電圧が各々のN番目のセルのドレ インと電圧Vょ。がコントロールゲートに供給されなけ ればならない。各々のプログラムモジュール801は 装805上のV♪□をNーチャンネルのデータパス10 5のうちの1つを介して、1つのドレインに選択的に 供給するために用いられる。Vooは典型的には8Vか ら9Vであって、それはVccよりも高いので、後者は トランジスタスイッチ807をターンオンするために 用いることができない。むしろより高い電圧Vcc (約 127) がスイッチ807をイネーブルするために用 いられる。 観801上のVcoはANDゲートによって ライン 8 1 3 上のプログラムコントロール信号 P G M が実であり、かつライン製 7 3 1 が \* 0 \* であるとき に、ANDゲートによってそれ自身がイネーブルにさ れる。糠731上の信号は、第18図に示されている セル比較モジュール701の出力からのものであるか ら、Vsuは未だペリファイされていないセルにそれら を選択的に供給することになる。このようにしてプロ グラムパルスが印加されるごとに、それはまだ希望す る状態に達していないセルにのみ供給されることにな る。この選択的なプログラムの特徴は特に並列プログ ラムの実施形態と多状態のチップのペリファイのため に必要である。

## コントロールゲートへの可変電圧制御

第 5 図のシステムダイヤグラムに関連してテーブル 1 および 2 は E E p r o m の基礎的な機能を実行する ために E E p r o m r レイ 6 0 に種々な電圧が供給さ

## 特表平4-507320 (24)

れていることを示している。 従来のEEpromの装置においては、コントロールゲート Vccに加えられるコントロールゲート電圧は2つの電圧の状態の1つをとるものであり、すなわち、Vccまたはより高い約12 Vのプログラミング電圧である。

本発明の他の特徴によれば、コントロールゲートに供給されるコントロールゲート電圧 Vooは独立に、かつ連続的広い範囲において可変できるものである。

これはコントロール140からのVょ。によって提供される。特に練83上のVc。はVょ。から供給され、練901からコントローラによって供給される。テーブル2はVょ。がEEpromの異なる機能の下に種々の電圧をとることを示している。

前述したように従来のEEpromでは典型的にプログラムまたは消去ペリファイの間にVccをVccに供

給するために用いていた。マージンを敷けるためにVcc. それ自身が引き上げられたり、または引き下げられたりしなければならない。このようなことをすると、それらはVccによってなされるものであるから、読み出し回路の中に不正確な結果を養す。


本発明において、独立した種々のVs。が読み出し回路に加えられるので、より正確で信頼性の得られる結果が得られる。

さらに加えて、広い範囲のVcoがEEpromのテストと動転のために利用できる。


さらにプログラムセルの全領域のスレッシュホールドを測定するためにVcoを連続的に増加させることができる(装置の接合のブレークダウンにより制限される最大の値まで)。


以上説明した具体例は本発明の好ましい実施を施で あるが、当業者はこれらについて程々の変形をするこ とができるだろう。


したがって、本発明は影付の請求の範囲の全範囲について保護が与えられるべきである。





すプストレート(茶板)



















# 特表平4-507320 (26)
















365 }-


FIG.\_91L

オモタセル


---- (316 ្រែ 📵 🏎







# 特表平4-507320 (28)



٧%

FIG.\_I3C.

٧55




FIG.\_12B.





FIG.\_13D.



FIG\_14.






FIG.\_15.





	選びされたコナロール ケート VCG	4642.	У- Z. V3	消息 ゲート VECs
リード	V <sub>PC</sub>	VREF	٧,,	v <sub>E</sub>
プログラム	V <sub>PG</sub>	V <sub>PP</sub>	V <sub>55</sub>	V <sub>E</sub>
プログラム ベリファイ	VPG	V <sub>REF</sub>	V <sub>33</sub>	V <sub>E</sub>
消支	V <sub>IK</sub> ·	VREF	٧,,	. Ve
消失パリオイ	VPG	V <sub>REF</sub>	¥55	٧ <sub>E</sub>

<del>ラーブル</del>ー

(央型例) (通	y-k-	フ*ログラム	プログラム ベリファイ	消虫	洋 支 ベリファイ
VPG	Vcc	124	Varsv	√cc	VCC-6V
ν <sub>C</sub> C	57	5 <b>V</b>	5V	50	50
YPO	V55	84	δV	. V55	V55
V <sub>E</sub>	V55	V55	Y55	'20V	V>>>
AUNUMAR DUID-NOT-F	V55	V <sub>55</sub>	V <sub>55</sub>	Vyn	V <sub>55</sub>
選ばれなかった ピートライン	VREF	V <sub>R€F</sub>	V <sub>REF</sub>	V <sub>REF</sub>	V <sub>REF</sub>

V<sub>25</sub>=0V, V<sub>REF</sub>=1.5V, SV=0.5V - IV <u>デーブルと</u>

	国原調查報告	
I. CLASS	PICATION OF SUBJECT MATTER (I covered cistoffication symbols each, insected on f	JS90/01984
Attorions	to Intercentance Parent Classofication (IPC) or to both Hattoner Classofication and IPC	
IPC	(5): G11C 7/00, 11/00, 16/00; G01R 31/28	
U.S	. CL.: 365/185; 104; 201; 189.07	
H, PRELOI	BENDCHEB	
	htinteren Decementation Searched *  5 System ( Clessefrontine Searche)	
	365/96, 104, 185, 168, 189, 07, 189, 09, 201, 184	
U.S		
	371/21.4	
	Decumentation Searched other then Minimum Decumentation	
	to the Extent that each Dacuments are included in the Fields Searched	
	· · · · · · · · · · · · · · · · · · ·	
m. oocu	MENTS CONSIDERED TO BE RELEVANT !!  Claims of Deciment, 1' with Indication, where appropriate, of the referent generator !!	Returned to Clases Ma, 17
	Course at Continuent over middlesser arms substances or the course manages	a Case ML 11
x I	US, A, 4,799,195 (IWAHASHI ET AL.).17 January 1989,	1.13
X	See columns 4-7.	8, 15,27,46
1		
Ϋ́	US, A, 4,733,394 (GIESEL) 22 March 1977,	1,15,36,46,51,
Y	See column 2, lines 26-42, column 4.	52.53
		54,8,15,27,46
, I	US, A. 4.612.629 (HARARI) 16 September 1986.	ALL
	See column 5 line 60 to onlumn 10 line	~~~
1	20. See also column 14 line 42 to	1
1	column 15 line 41.	
A	US, A, 4,252,059 (HELL ET AL.) 24 February 1981,	59-63,65-87
i	See column 2, lines 20-45.	1
A	US, A, 4,460,982 (GEE ET AL.) 17 JULY 1964,	59-63,65-87
	See column 6, lines 5-24.	l :
A	US, A, 4,809,231 (SHAHNOH ET AL.) 28 February 1989,	59-63,65-87
	See column 2, lines 57-68 to column 3,	
	lines 1-6.	1
		! .
		i '
		!
		!
	of categories of categories decuments; 16 The fact of categories desired	the leading dealers and the leading dealers and
٠٨٠ 🚐	person pathents the general state of the art which is such close to understand the principal subsections to be all perfections absence.	or theory emperipring the
~ =	nddoned to be all particular retemptes  "" described by particular retempt  "" described by particular	
~. ee	company under many (horses december our property our language our investment of the	
	men at aspen among second (to stateting) Element pe County has provided in the stateting of	
~ #	remant releading to an area disclosure, use, artistance or excession to common to common to common to common our manual or manual or the part.	
<b>~</b> =	triment evolutelised error by the intermediated filling date but.  If Date the princip date claimed.  If Date the princip date claimed.	
	MICATION	
	A Actual Completion of the Interruptional Search 1   Date of Maring of this Interruptional Se	ment Report V
31 3	TULX 1990 14 AUG	1990
	and Beautiful Authority 1	
	Vertica and	- 7-1
ISA/	KEIMEN AKKELA	0 '

PCT/US90/01984	
PERTMER CHICAMATION CONTINUES FROM THE SECONS SMEET	_
V C GOSERVATIONS WHERE CERTAIN CLAIMS WERE FOUND UNDEARCHABLE?	_
This international states report has not been established in respect of career claims under Article 1727 (a) for the following respons:	_
Com numbers , but two they relate to telesci matter I not required to be countred by this Authority, namely:	
P Chain number: . Secures they refer to parts of the heurostand application that do not camply with the projection requirement to work an establish run manufacturi international report, can be carried out 's describedly?	<b>-</b>
District custom	
AI M DESENATIONS ANGUE SIMAA OL INACALION IS PUCKING.	_
This international Searching Austrarily found multiple inventions in this international replication so inflower	
<ol> <li>Claims 1-58, 64 drawn to a memory cell array.</li> </ol>	
II. Claims 59-63 and 65-67 drawn to a current mirror test circuit.	
1. (A) As all received additional overth flore more timely gold by the applicant, this intermedianel boarch report cavers on searchable claim	_
Telephone Practice	-
AL and come of the required additional inserts have once thenly and by the backcast, this international busines report (press of those claims of the international specialistics for which has some part, specifically claiming	<b>14</b> 7
2. We required additional sparch flore owns timely paid by the applicant. Consequently, and unfamilyated aports report to restricted the inventions first equalitized in the objects is a Consequently object a sufficient.	**
• D As of coercholocipies could be scarched without offers justifying an additional for, the Improposant Searching Authority of a Search of Parasite Company of the Com	
The additional search face were accommended by applicant's protect.	
No process accommended the asymmetrial additional security loss.	

# 第1頁の統き

優先権主張 Ø1990年4月11日 Ø米国(US) Ø508,273 ②発明者 リー ウインストン アメリ

アメリカ合衆国 94122 カリフオルニア州 サン フランシス コ, サーテイフオース アベニユー 1814

【公報種別】特許法第17条第1項及び特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第4区分 【発行日】平成9年(1997)12月9日

【公表番号】特表平4-507320 【公表日】平成4年(1992)12月17日 【年通号数】 【出願番号】特願平2-506478 【国際特許分類第6版】

G11C 16/02 [FI]

> G11C 17/00 612 B 9458-5L 611 A 9458-5L

> > 手袋槽正書

平成9年4月11日

特许疗县官殿

1.事件の表示

平成2年 特許顧 第506478号

2 発明の名称

多状態EEPROMの読み書き回路および技術

3. 補正をする密

事件との関係 特許出願人

名称 サンディスク コーポレイション

4代型人

任所 参160 東京都新宿区数据使町2丁目45番7号 大省ビル4F ☎(03)3209-1004

氏名 (7514) 弁理士 井 ノ コ 寿

5. 相正命令の目付 自 男

6. 袖正の対象 明 細 音



C-1

相正の内容(特層半2-508478) (1) 特許請求の範囲を以下のとおり相近する。 「特許確求の範囲

1 ソース、ドレイン、コントロールゲート、メモリの使用中にプログラムされた世帯レベルを保つことができるフローティングゲートおよび歯配フローティングゲートから電査を消去状態に対応して変更できる消去電極をもつ形式の複数のアドレス可能な半事体の国気的に消去およびプログラムが可能なメモリ(BBPRUM)セルのアレイであって、一つ以上の予め定められたしきい値レベルの対応するセットにより区分される複数の関域に関連してアドレスされたセルの書積された電析を読むためのシステムで:

<u>BEPROMセルのアレイから</u>構収された<u>お照メモリセルのセット、および一つ以上の予め定められたしきいほしベルのセットでの予め定められたしまい値と</u> 実質的に対応する電荷でプログラムすることができる <u>それぞれの参照メモリと</u>;および

アドレスされたセルの搭貨のレベルを参照メモリセルの内配セットの電荷と比較し、アドレスされたセルの蓄積された電荷が複数の領域のどこに置かれているかを決定することによりメモリの状態を訪む手段とを含むアドレスされたセルの審積された電荷を挟むためのシステム。

- 8. 「「京東国」に数のシステムにおいて、飲む社 み取りシステムは前去システムの部分であり、前去された状態に達するまで前左された状態を検証するよう に、前去と読み取りを反復的に乗替りことにより、それぞれのアドレスされたセルが望まれる状態にしまい 値を徐々に変化させることによって摘去されるアドレ スされたセルの常報された電荷を続むためのシステム。
- 4. 競求項1配数のシステムにおいて:
  それぞれのメモリセルは2つの可能なメモリの決数
  の1つを客え、モして的配メモリセルは予め定められたしまい値レベルによって3分された少なくとも2つ
  の領域に分割されているアドレスされたセルの客積された電荷を読むためのシステム。
- 5. 請求項・配数のシステムにおいて: 各メモリセルは2以上の可能性のあるメモリ状態の 1 つを配像し、各メモリセルは接近した領域と下め定

- められたしきい彼レベルによって区分された少なくと も2以上の領域に分割されているアドレスされたセル の事業された電気を終むためのシステム。
- 6. 超来項1 記載のシステムにおいて:
  セルの消去可能な複数のグループがF3PROMセルの前記アレイ中に、各消去可能なグループのセルが一緒に消去することができるように組織化されているセルの行去可能な変数のグループと:

漁去可能なグループの参照メモリセルのセットは、 前記製数の漁去可能なセルのグループの各湾去可能な グループに関連してそれらから構成されており、そし て各湾去可能なグループの各漁去可能なグループの参 照メモリセルは、しまたはそれ以上の子め定められた しさい値レベルのセットにある定められたしきい値に 実質的に対応する場合でプログラム可能である漁去可 能なグループ参照メモリセルのセットと、および

与えられた前去可能なグループからのあるアドレスされたセルの前記電荷のレベルを、前記与えられた前去グループに関連する参照メモリセルの前記セットのそれと比較するための手段であって、前記アドレスされたセルの前記書被された電台が前記複数の領域のどこに存在するかを決定することにより、前記メモリの依然を読むことにより、比較するための手段とを含むシステム。

含むシステム。

- 8. 請求項7元級のシステムにおいて: 動記アレイ山のREPROMセルから構成される1 室たはそれ以上のマスタ参照メモリセルのセットで、 予め定められた参照しきい値のセットを蓄積するため のものであり、それから前を予め求められたしまい値 レベルのセットが誘導することができるものである1 またはそれ以上のマスタ参照メモリセルのセットを含
- 9. 近央項 8 記載のシステムにおいて、前配子 め定められたしきい値レベルのセットは、前配子的定 められた参照しきい値レベルのセットを法単化するこ とにより誘導することができるものであるシステム。
- 10. 請求項 8 記載のメモリシステムにおいて、 取記載み取り手段は、アドレスされたセルを含む与え られた演失に能なグループと関連する指去可能なグループの参照 B P R O M セルの 初配セットからのぞれ に対応するように前記下め定められた参照し合い値の セットを調節する手段、および打起アドレスされたセ

- ルの電荷レベルを下め変められた参照しまい値レベル の前記のように耐増されたセットと比較するための手 皮とを含むシステム。
- 11. 無数回路メモリンステムで、複数のアドレス可能な半等体のアンイをもち、電気的に満太可能でプログラム可能なメモリ(REPROM)せルで、ソース・ドレイン、コントロールゲート。前記メモリシステムの使用中にプログラムされた電荷レベルを保持することができるフローティングゲートをもち、メモリの状態を区分するために用いられる一つ以上の下め定められたしきい値の電波レベルに対する等設電波の対応するしきい値をもつある決まったメモリ状態となり、モして、前応フローティングゲートの電荷を消去状態に対応して変更することができる消去電値をもち、モして、前にノモリンステムとする応う取りシステムを含む前記のメモリシステムを含み、前影跳み取りシステムを含む前記のメモリシステムを含み、前影跳み取りシステムは:

EPROMセルのアレイから構成された・つ以上の参照メモリセルで、前記セルは同記の一つ以上の予め定められたしきい値の各々と対応する軍事でそれぞれプログラムされている・つ以上の参照メモリセルと; アドレスされたセルのしきい値電池レベルを育記・ つ以上の参照メモリセルのものと比較するため行記の 一つ以上の数限メモリセルに応答する手段であり、それによりアドレスされたセルが一つ以上の予め定められたしさい頃のどれに関連するかを決定し、それによりアドレスされたセルで書籍されたデータの一つ以上のビットが収み出し可能であり;そしてそこにおいて、前配し合い個の電波レベルを比較する手段はさらに:

アドレスされたセルの前記しまい領電池レベルを・つ以上の可退された電池に再現するための一対多のカレントミラー手段であり、前記カレントミラーはアドンスされたセルの削配しきい僧電池レベルを施す第1の関と複数の技を含む第2の脚をもち、その結果それぞれの技は前記の一つ以上の予め定められたしまい做レベルの1つと関連させられるものである一対多のカレントミラー手段と;

そこで存現された電泳を再現するために各種に改けられた第1の電機製であり、前配再製された電泳は、 前起第1の脚におけるしきい値電磁と実質的に等しい ものである第1の電流器と:

予め定められたしまい食レベルの一つをもつお風客 強を供給するための各位の第2の電視調と;そして

第1 および第2 の電散製鋼の投点において、相対的 に高いかまたは低い電圧を各位で同時に映出するため の手段であり、前記科対的に高いかまたは低い質圧は、 就記第1の電機器により収給される的記しさい値段機 レベルと同一の何記再現された電性が、和配象2の電 機器により供給される予め<u></u>をめられたしきい値レベル の一つの電流よりも大きい振幅かまたは小さい紙幅を もつかどうかに対応する各級で同時に使出するための 手段とを含む集積回路メモリシステム。

12. <u>複数の子</u>め定め<u>られた単微レベルに関連するナスト電流を感知する四路であって;</u>

テスト電流を一つ以上の再見された電流に再現する
ための1対多のカレントミラー子段であり、前記カレ
ントミラーは前記テスト電流を施す第1の脚および複数の転を含む第2の脚をもち、各校が参照電流レベル
に関連するものである1対多のカレントミラー子段と:
各々の枝で再現された電波を再現するためのもので
あり、劇配再集された電波は前記第1の脚のテスト電流と実質的に関一である第1の電波器と:

を技で側配子め定められた参照電流レベルの一つを もつ参照電流を供給するための事 2 の電流概と; たよ び

育品第1 定よび第2 の電機製術の接点で順配各枝に おいて相対的に高いかまたは低い電圧を同時に検出す るための手段であって、前記相対的に高いかまたは型 い電圧は、前記第1 の電流調により供給される前記テ スト電鉄と同一の前記再表された電流が、前記第2 の

電放照により供給される前配金無電流のものよりも大きい景質がまたは小さい製幅をもつかどうかに対応する各技で同時に検出するための予設とを含むテスト電液を感知するための回路。

- 13. 競求項1!記載の回路において、前記テスト監査がメモリセルの事通電波によって供給され、前記事通電波はメモリ状態を製定するものである回路。
- 14. <u>第東項12記載の回路において、前記メギリセルはEEPROMまたはフラッシュBEPROM</u>である回路。
- 15. <u>構取負1:記載の内容において、各枝における前記第2の電流製はプログラム可能な参照電</u>放線 である回<u>数。</u>
- 18. <u>数求項14記載の同格において、前定テスト電流がメモリセルの事</u>頭電<u>液によって</u>供給され、前 配事項電流はメモリの状態を規定するものである同時。
- 17. <u>請求項15配載の同路において、前配メモリセルはBBPROMかフラッシュB3</u>PROMである回路。
- 18. 前永項15 忠敬の国路において、前記プログラムが能な参照電流派はメモリセルの資産電池によって供給され、前記等通電池はメモリ状態を規定する 準道電池をもつものである国際。
  - : 8. 請求沢18私戦の回路において、何心メモ

リセルはEEPROMかフラッシュEBPROMである目的。

20. プログラム可能な参照電波数は最初のプログラム可能な参照電波数から同席により複写されるものである静水項15記載の五路において:

第1 および第2の1対1のカレントミラー手及のそれぞれは二つの脚のそれぞれにただ一つの技をもち、 可記第1 および第2の1対1の単端手段はそれら二つ の町の一つにより相互接続されており、そして耐定第 2 の電流線は第2の1対1のカレントミラー手段の他 方の脚に接続されることにより提供される第1および 第2のカレントミラー手段と:および、

参照思版を供給するための最初のプログラム可能な 参照電機能であり、前配最初のプログラム可能な参照 電流数は、前配第1の1対1のカレントミラー手段の 他の脚に接続されており、それにより前記相互接続された脚に実質に同様の参照電波を写し、そして、次に 前配第2の1対1の電池手段の他の脚に同じものを写 し、これにより、前記第2の電波数に最初のプログラム可能な参照電流網の電波と実質的に同様の電流を与 よるものである最初のプログラム可能な参照電流網を 会む回路。

2 1. <u>請求項20配数の</u>回路に<u>おいて、前記テスト電流はメモリの</u>休園を規定するメモリセルの導通電

液により供給されるものである回路。

- 22. 間攻<u>項21配数の同路において、値配メモリセルはBSPROMかソラッシュBEPROMである回路。</u>
- 28. <u>請求項20記載の国際において、前記プログラム可能な参照電流数はメモリの状態を規定する等</u> 通電洗をもつメモリセルにより延供される国路。
- 24. 調求項<u>23配載の国際において、前記メモリセルはERPROMかフラッシュREPROMである回路。</u>
- 25. <u>翻水頃 20 紀載の回路において、前覧 1 対</u>
  <u>
  をのカレントミラー手段と前記第 1 の 1 対 : のカレントミラー手段と前記第 1 の 1 対 : のカレントミラー手段は同一の概性をもつトランジスタから構成されており、そして前記第 2 の 1 対 1 のカレントミラー手段は異なる低性のトランジスタから構成されている回路。</u>
- 28. <u>簡求項11記載の回路において、それぞれの技に</u>予め足<u>められた参照電源を供給するための</u>前記 <u>第2の電流製は:</u>

<u>ソース・ドレインおよびゲート をもつ予め 定められ</u>たサイズのトランジスタと: および

<u>られた参展団旗の一つを発生する予め定められた参展 西圧を日知するための手段と:</u>

配尼予水定められた参照型圧は訂記技と可配技を費 切る予め定められたサイズの第にかかわらず一定で、 可起性に予め定められた複数の参照電法を発生させる 回路。

- 29. <u>
  簡求項26記載の回路において、前部一定</u>
  の無限策値はメモリセルの得通電流によって供給され、
  回記等通電流はメモリの状態を規定するものである回

  路。
- 30. **満**来垣29に載の回路において、配配メモ リセルはEEPROMかフラッシュBEPROMであ 3回島。
- 8 1. <u>請求項11配裁の団絡において、復数のチ め定められた参照電法レベルに関連してテスト電流を 後出するための団路は:</u>

<u>それぞれの証数の参照電流レベルはその最も低い参 版配流レベルのそれから</u>俗単要者によって計ることが

#### <u> 78.</u>

<u>それぞれの依は参照電雑レベルおよび倍率要素に関</u> ・速<u>させられており</u>。

各校での前記再展電流は可配第1の胸のテスト電流から関連する倍率緊急により計ることができ、そして 各校の前記第2の電流部は前記模数の参照電流レベルから最も高い参照電波レベルを供給するものである テスト電流を影知するための回路。

- 82. 競求項31配数の回路において、前記テスト ト構造はメモリセルの普通電波によって供給され、前 配導通電波はメモリの状態を規定するものである原数。
- 3 8. <u>簡東頂 8 2 記載の回路において、前記メモリセルはEEPROMかフラッシュEEPROMである近路。</u>
- 34. <u>競求項31定数の国際において、劇記載も</u> <u>高い参照電流はメモリセルの募油電流により供給され、</u> 耐記導力電流はメモリの状態を規定するものである回 路。
- 35. <u>資水項 3 4 記載の区断において、貯匙メモリセルは F B P R O M か フラッシュ B S P R O M で ある回 k<sub>B</sub></u>
- 86. メモリセルをもつEEPROMシステムを 操作する方法で、再記セルは前記セルに印加された選 当な電圧に対応して変更することができる電荷レベル

を保持する電気的フロ・ディングゲートを含み、それによって、航記セルを読むことにより検出可能な変更 可能なしきい値レベルを確立する方法において:

前記書当な電圧を複数の貯配のメモリセルに並列に 印加することにより前記型数のメモリセルのフローティングゲートの電荷レベルを変化させ、

<u>前記複数のメモリ</u>セルの前<u>記しきい値レベルを別々</u> に校出し、そして

前に複数のメモリセルが望まれたしきい値レベルに 建したことが検出されるとただちに向記複数のメモリ セルの個々への耐記適当な母圧の印加を終了し、前記 すべての複数のセルが望まれたしきい値レベルに達し たことが検出されるまで、前記の適当な電圧を前配を 数のセル以外に印加しつつけるメモリセルをもつEB PROMシステムを操作する方法。

- 87. <u>第収項 8 6 記載の方法において、前記虫まれたし合い位レベルがよつである方法。</u>
- 88. <u>環求収36記載の方法において、前記数</u>まれた<u>しまい値レベルが2以上である方法。</u>
- 3 8. <u>簡求項 8 6 配数の方法において、前配数数のメモリセルの前配包されたしまいなレベルは</u>、しきい彼レベル<u>の 2 つの重複しないプログラムされた領域を含む方法。</u>
  - 40. 糖尿項38監報の方法において、前配複数

<u>のメモリセルの印配望まれたしきい印レベルは、しきい値レベルの 8 以上の 単複しないプログラムとれた質 収売さむ方法。</u>

- 41. 哲字項 9 6 配銀の方法において、前記包まれたしまい質レベルが過去されたしまい質レベルを含む方法。
- 42. <u>密求 9 8 6 記載の方法において、ノモリセルの育記アレイはセル</u>のブレック<u>にグループ化され、</u> そのしきい位レベルは関配通当な電圧が印加される前 に一つの与えられたレベルに一緒に変更される方法。
- 48. 簡求項42.記載の方法において、前股適当 な電圧が並列に印加される複数のメモリセルは、可配 プロックの個々内の複数のメモリセルよりも少なく、 そして、さらに、前配プロックの一つ内の側の複数の セルに資配印力、検用および終了を繰り返すものであ る方法。
- 4. 韓東項30~42配転のいずれかの方法は、 一つの集職回路チップにより実行されるものである方 法。
- 45. 不揮発性メモリシステムであって:

集藝回路チャプ上のアドレス可能な半導体の電気的 に商去可能でプログラム可能なメモリ (BEPROM ) セルのアレイであり、可記メモリセルはソース。ド レイン、コントロールゲートおよび商去電極をもち、 立記前去電紙は、前配セル中のデータの原取り、ブログラミング、および何公のための特定の電圧状態に終 空性をもつらのであり、そして前出セルの特別のメモリ状態に対応して特定の電容レベルを保持することができるフローティングゲートをもつ前次電域のアレイと、

フローティングゲートの電流レベルを変更することによって、プログラミングが加去の電圧状態が印刻を れるとただちに、前記セルの特定のメモリ状態の虫を れた一つの状態に速成するためのテ段と、

<u>削配複数のアドレスされたセルの状態を前元データ</u> で並列にプログラムするための手段と、

<u>削配数数のアドレスされたセルのそれぞれのプログラムされた</u>決態が育起データと対応することを検証する手段と、

取記数数のアドレスされたセル中の正しく検証されたセルをさらにプログラムすることを禁止する予段と、および

#### システム。

- 47. <u>簡末項45 記載のBEPROMセルをプログラムするためのシステムにおいて、</u> 約配価々のメモリセルは2つの特定のプログラムされたメモリの状態をもつものであるシステム。
- 4 8. 樹来項 1 5 または 4 6 のいずれかの E E P R O M セルのプログラミングシステムにおいて、金 T のアドレスされた複数のセルが比しく検証されるまで正しく検証されたセルのプログラミングを禁止する子段は、複数のラッチと、そして検証された前記アドレスされた複数のセルに対応する関々のラッチをセットする手段とも含むシステム。
- 5 J. <u>第次項 4 </u> 9 記載の B B <u>P R O M セルをプログラムするためのシステムにおいて、プログラムされたデータを検証するため</u>の前配手段<u>は個々のプ</u>ログラムされたセルの電荷レベルに関連したパラメータを検

山するための予段を含み、そして打犯相々のプログラムされたセルから検出されたパラメータをプログラムされた前記データに関連する少なくとも一つの参照パラメータと比較する手段であって、個々のプログラムされたセルは達成されたパラメータの前記比較により 検証されるものであるシステム。

- 5 1. <u>軟配端来項 4 5 ~ 4 6 配根のいずれかのド BPROMセルをプログラムするためのシステムにおいて、軟配メモリセル荷去電風は摘去ゲートを含むシステム。</u>
- 5 2. 

  | 対象項45または46記載のいずれかのB
  | EPROM セルをプログラムするためのシステムにおいて、前間システムは少なくとも一つの脅風メモリセルを含る。そして前配システムはさらに前配少なくとも一つの参風セルを参照ンベルにプログラムするための手段を含むものにおいて、前記検証手段は前記プログラムされたデータを検証するための可配少なくともいつの参照セルの前記参照レベルを読み取るための平
  | 校舎含むシステム。

<u>ースとドレインをもつビット象であり、および複数の</u> 悪電性のワードラインであり複数の放近したメモリセ ルのコントロールゲートにそれやれ接続されているワ ードライ<u>ンとを含むシステム。</u>

- 5 4. **請求任5 8 記載のFFPROMセルをブログラムするためのシステムにおいて、** む配倒々のメモリセルは選択トランジスタを含むシステム。
- 5 8. <u>間来項5 5 記載のBEPROMセルをプログラムするためのシステムにおいて、前記システムは、過剰に消去された少</u>なくとも一つのブロックの任意のセルを消去された地荷レベルに観察するために、少なくとも一つのセルのブロックへの消去気圧を印加した後で動作する手段をさらに含むシステム。

別記複数のアドレス可能なプロックの個々のアドレス されたものに常録可能は手段を含み、物配プロックの 中のメモリセルに消去単比を同時に印加するためのも のであり、約記ぎモリセルは消去電圧が印加される前 は少なくとも第1 およびあるの異なる紹定のメモリ状 題にあるシステム。

- 68. 対求項45または46型数のいずれかのBBPROMセルをプログラムするためのシステムで、
  対記アドレス可能なメモリセルのアレイは複数のアド
  レス可能なプロックに組織化され、前記例々のプロック
  の初記セルにより特徴付けられるものにおいて、少な
  くとも一つの参照セルがセルのプロックの割々に言まれ、モして、由記システムはさらに割記少なくとも一つの参照セルをある参照レベルにプログラムするため
  の手段を含むものであり、ここにおいて、前記検証手段は前記プロックの前記参照セルの参照レベルを洗むための手段を含み、ここにおいて、前記検証手及は前記プロックの前記参照セルの参照レベルを洗むための手段を含み、ここにおいて、前記複数のアドレスされたセルは前記プログラムされたデータを検証するために存在するものであるシステム。

ベルを含み、そしてここに高いて、 前配物医手段は、 余白により、前配物定のメモリ状態にプログラムする ことにより前配メモリセルの状態を締み取るための下 段を含むシステム。

- 62. 競球項15または40配数のいずれかのシステムにおいて、関起システムは、前断アドレスされた理数のセルにプログラムされている入力データを一時的に起像する手段を含らに含むものであり、そしてさらに、ここにおいて、前駆他医手段は、前起アドレスされた複数のセルの各々にプログラムされたデータと前記一時的に常数された手段のデータを比較する手段を含むシステム。
- 8 8 . 不避免性メモリシステムにおいて:
  アドレス可能な半導体の電気的に流去可能でプログラム可能なメモリ(EEPROM)セルのアレイで無 板回路チップに放けられ、例配メモリセルは、ソース。

ドレイン、コントロールゲートおよび前去電源をもち、 的記者太電源は、前配セルでのデータの読み取り、プログラミングおよび消去のために特定の電圧状態に感 受性をもつものであり、そして消記メモリセルは前記 セルの特定のメモリ状態に対応する特定の電質レベル を保持することができるフローティングゲートをもつ アンイと、

<u>前氏セルの面記特定のメモリ伏</u>類の設ましい…つを 連成するための手段で、プログラミングまたは前少の 電圧伏器を有配フローティングゲートに印加すること によりフローティングゲート上の電街レベルを変化させるものである手段と、

<u>数数のアドレス</u>された<u>B3PRO</u>Mセ<u>ルを前去する</u> ためのシステムで:

前配<u>複数のアドレ</u>スさ<u>れたセルの各々の前去状態を</u> 独<u>試する手段と、</u>

前配数数のアドンスされたセルのすべてが正しく検 証されるまで貯む数数のアドレスされたセルを並列に さらに消去し正しく検証されそして正しく検証された セルの消去を禁止する手段とを含む不揮陥値メモリシ

#### <u>ステム。</u>

64. <u>EBPROMセルの不得込だメモリで、各々は前配セルの物定のメモリ状態に対応する特定の関荷レベルを保持することができるフローティング</u>ゲートをもち、前配BEPROMセルは単位として前央可能である形数のセルのブロックに分割されているBBPROMセルの不揮発化メモリにおいて、複数のセルを書換える方法であって、前記セルのフローティングゲートは異なる特定のメモリ状態にブログラムされているものである台換え方法において:

<u>異なった特定の</u>メモリ状態でプログラムされている <u>印配収款のセルを含むセルのプロックに指去電圧を印</u> 加し:

<u>前記復数のセルにプログラムされるべき状態に対応</u> する<u>新しいデータ</u>を競供<u>し:</u>

プログラム電圧を裏図されている状態にない前記数 数のセルに同時に印加し:

<u>前記複数のセル</u>以外の<u>セルがそれら</u>の何々の意図する状態になった時に個々に検証し;

 てのデータが新しいデータに書き換えられる方法。

- 85. <u>請求我64記載の方法において、前記复数</u> <u>のセルは前記側々のブロック内のセルの数よ</u>り少ない ものである<u>方弦。</u>
- 68. 護球項64型級の方法において、前記観機 のメモリセルはセルのまとまりであり、前記側々のブ ロックは複数の均配まとまりを含む方法。
- 67. <u>
  韓求項 0 4 配数の方法において、貯配対応 するメモリセルの状態は 2 つである方法。</u>
- 68. <u>野求項6 (記載の方法において、前記対応</u> するメモリセルの状態は2を超えるものである方法。
- 8 9. フラッシュRRPRCMシステムであって: 複数のBEPROMセルの多々は約記セルの特定の ノモリ状態に対応する特定の電荷レベルを保持するこ とができるフローティングゲートをおっぴ数のRKP ROMセルと:

<u> 消太回路であり、あるアドレスさ</u>れた<u>BBPROM</u> セルのブロックに対して並列に継続的に消去電圧バル 工<u>を供給する消去回路と:</u>

プログラミング回路であり、あるアミレスされた B BPROMセルのプロックに対して党列に機械的にプログラミング電圧パルスを供給するプログラミング電圧パルスを供給するプログラミング回路と:

校託国路であり、前去パルスまたはプログラミング

ベルスの後でアドレスされたセルの電客レベルを締知 しその対応するメモリ状態を決定する検証回路と;お よび

直記検禁<u>平略に応答する様</u>了回<u>陸であり、前記権数</u>セルがその策図する状態にあると検証されたセルに戻 にパルスの研でそれ以上のパルスの印加を終了する・ 方、他の複数のセルに、そこにある全部のセルが正し く検性されるまで、パルスの印加を終考する終了同席 とを含むフラッシュとピPROMシステム。

7 0. フラッシュBRPROMシステムであって: 程数のBEPROMセルの各々は、前型セルの特定 のメモリ状態に対応する特定の電荷レベルを保持する ことができるフローティングゲートをもち、初盟複数 のBEPROMセルはそれぞれがセルのまとまりの複数を含むように複数のブロックに分割されており、そ して前配各プロックは前去可能な単位プロックである 複数のEBPROMセルと:

EBPROMセルのアドレスされたブロックに対し で並列的に軽続的前生電圧パルスを供給する前去回路 と:

EEPROMセルのアドレスされたまとまりに対して北列的に触検的プログラミング電圧パルスを供給するプログラミング回路と;

<u>後転回路であり、積去パルスまたはプログラミング</u>

ベルスの後でアドレスされたセルの電前レベルを感知 しその対応するメモリ状数を決定する検証回路と;お よび

前記校証回路に応答するプログラミング終了回路であり、前記セルがその意図する状態にあると検証されたセルに前記プログラミングパルスの間で前記まとまりの前記セルにそれ以上のプログラミングパルスの印加を終了する一方、他の複数のセルのまとまりに、そこにある全部のセルが正しく検証されるまで、プログラミングパルスの印加を許容するプログラミング終了回路とを含むフラッシュBBPROMシステム。

71. 無機関略チップ上に形成さたメモリセルアレイをもつBBPROMシステムを戦作させる方法で、対応する複数のデータの点とまりを書稿する複数のセルのセットを含むグループにおいてであり、ここにおいて、例々のセルはソース、ドレイン、配気的フローティングゲートおよびコントロールゲートを含み、前記フローティングゲートの電影レベルはそこに印加された復任に応答して地域され、抑配セルを読み取る際に検Uで含る電気的特性を制御するものである方法において:

個々のメモリセルの少なくとも2つの対応する状態 を規定する前記電気的特性の少なくとも2つの異なり 会わない関域を確立し、 少なくとも和配セルのグループの一つ内に個々のセルの1セットを、人力データの対応するまとまりで規定されている状態に並列にプログラミングし、前記プログラミングは、前配セルの1セットに適当なプログラミング電圧を印加することによりなされ、前記プログラミングは、

<u>食配入セットのセルの個々のセルの電気的特性が、</u>
人力データの対応するまとまりにより規定された状態に対応する耐配少なくとも2つのまなり合わない領域の一方にあることを決定し、

人力データの対応するまとまりに規定されるそれらの状態に達したと決定された個々のセルのプログラミングを選択的に禁止する一方、そのような禁止をすることなりに並列で前記セルの1セット中の他のセルのプログラムを継続し、そして、

<u>前記セルの1セットの会でが前記入力データの対応</u> <u>するまとまりにより規定されるそれらの状態に達した</u> ことが<u>失定されると、前記プログラミング効件を無了</u> <u>させることで前記プログラミング</u>に適成され、

さらに他のセルのセットに順次前記プログラミング 動作を繰り返し、セルのグループの前記少なくとも一 つに入力データの付加やなまとよりを書赞し、これら のセルの異なるプログラムされたメモリの状態にした がって、セルのグループの少なくとも一つ内に煎記せ

# <u> 余白をもつ電気的特性の中に余白を持ってプログラムされるものである方法。</u>

- 74. <u>情求項71記載の方法において、データの
  読み取りは前記セルの個々の電気的特性の関核がどこ</u>
  にあるかを決定することにより清成されるのであり、
  ここにおいて、プログラミングデータは個々のセルの
  的配電気的特性がそのような魚域の減少させられた側 域内に存在するときを決定することを含み、前を個々 のセルは会白をもつ田気的特性の中に会白を持ってプログラムされるものである方法。
- 75. 韓東項 7 1 ~ 7 4 配載のいずれか<u>の方法において、プログラミングは、個々のセルが入力データの対応するまとまりにより規定された</u>状態に達したことが決定されると個々のセルもさらにプログラミングすること終了することにより選択的に禁止する一方、プログラムされているセルの一つのセット内の他方のセルモ並列にプログラムを継続するものである方法。

# ルの個々の意気的な特徴を異なる値にセットし、

その終に前足書號されたデータを約起グループの形 記少なくとも一つの他々のせんに適当な誘う取り電圧 を印頂することにより競う取り、読まれているせんの 倒々のせんの電気的時件を検知し、そして競まれてい る個々のせん中の個々のせんの検出された電気的特性 に前起少なくとも二つの状態のどうらが対応するかを 安定し、そして

その後に前足界なってブログラムされたメモリ状態 をもつ前起グループの少なくとも一つ内のセルに、前 尼グループの少なくとも一つの創起セルの電気的特性 をある前去状態に対応する値にリセットするために、 出当な前去電圧を印加するシステム。

- 72. <u>機求項71足額の方法において、</u>可能個々 のメモリセルの二つ以上の対広する状態を規定する的 配配気的特性の置なり合わない2つ以上の領域を確立 することを含む少なくとも2つの質なり合わない創場 を確立するものである方法。
- 73. <u>関東項「2記載の方法において、データの 読み取りは印記セルの個々の電気的特性の領域がとこ</u> にあるかを決定することにより選成されものであり、 <u>そしてプログラミングデータは個々のセルの</u>的配面気 <u>的特性がそのような領域の減少させられた</u>質域内に存 作するときを決定することを含み、前配個々のセルは